存储单元、器件、存储单元阵列及其操作方法技术

本申请公开了一种存储单元、器件、存储单元阵列及其操作方法，涉及存储器技术领域。存储单元包括：第一二极管、与第一二极管间隔开的第二二极管、底电极、顶电极以及位于底电极和顶电极之间的数据存储材料层。第一二极管包括：在衬底中的第一阱区；第一N型掺杂区，与第一阱区邻接且连接至位线；以及第一P型掺杂区，与第一阱区邻接且与第一N型掺杂区间隔开。第二二极管包括：在衬底中的第二阱区，与第一阱区的导电类型相同；第二N型掺杂区，与第二阱区邻接；以及第二P型掺杂区，与第二阱区邻接且连接至复位线，并且与第二N型掺杂区间隔开。底电极分别连接至第一P型掺杂区和第二N型掺杂区。顶电极连接至字线。本申请能够增大置位电流和复位电流。

【技术实现步骤摘要】
存储单元、器件、存储单元阵列及其操作方法
本申请涉及存储器
，尤其涉及一种存储单元、器件、存储单元阵列及其操作方法。
技术介绍
对于阻变存储器(RRAM)或相变存储器(PCRAM)来说，1T1R(1个晶体管和1个阻变或相变存储器)的阵列架构是常用的阵列架构。与1T1R的阵列架构相比，2D1R(2个二极管和1个阻变或相比存储器)的阵列架构可以获得更高的工作电流、更低的泄流电流以及更高的阵列密度。现有的一种2D1R阵列架构中，2个二极管中的第一个二极管包括P+掺杂区和N阱，也即，PN结形成在P+掺杂区和N阱的界面处；2个二极管中的第二个二极管包括N+掺杂区和P阱，也即，PN结形成在N+掺杂区和P阱的界面处。这样的2D1R阵列架构中，第一个二极管的N阱作为位线(bitline)，第二个二极管的P阱作为复位线(resetline)。然而，本申请的专利技术人发现：上述2D1R阵列架构的置位电流(setcurrent)和复位电流(resetcurrent)比较小。因此，有必要提出一种实现2D1R的阵列架构的方案，能够增大置位电流和复位电流。
技术实现思路
本申请的一个目的在于增大置位电流和复位电流。根据本申请的一方面，提供了一种存储单元，包括：第一二极管、与所述第一二极管间隔开的第二二极管、底电极、顶电极以及位于所述底电极和所述顶电极之间的数据存储材料层。第一二极管包括：在衬底中的第一阱区；第一N型掺杂区，与所述第一阱区邻接且连接至位线；以及第一P型掺杂区，与所述第一阱区邻接且与所述第一N型掺杂区间隔开。第二二极管包括：在所述衬底中的第二阱区，与所述第一阱区的导电类型相同；第二N型掺杂区，与所述第二阱区邻接；以及第二P型掺杂区，与所述第二阱区邻接且连接至复位线，并且与所述第二N型掺杂区间隔开。底电极分别连接至所述第一P型掺杂区和所述第二N型掺杂区。顶电极连接至字线。在一个实施例中，所述数据存储材料层包括相变材料层或阻变材料层。在一个实施例中，所述存储单元还包括：第一隔离结构，从所述衬底的表面延伸到所述第一阱区中；其中，所述第一P型掺杂区和所述第一N型掺杂区被所述第一隔离结构间隔开。在一个实施例中，所述存储单元还包括：第二隔离结构，从所述衬底的表面延伸到所述第二阱区中；其中，所述第二P型掺杂区和所述第二N型掺杂区被所述第二隔离结构间隔开。在一个实施例中，所述存储单元还包括：第三隔离结构，从所述衬底的表面延伸到所述第一阱区和所述第二阱区以下的衬底中；其中，所述第一二极管和所述第二二极管被所述第三隔离结构间隔开。在一个实施例中，所述存储单元还包括：在所述第一阱区和所述第二阱区下的场氧化区；其中，所述场氧化区的导电类型与所述第一阱区和所述第二阱区的导电类型不同。在一个实施例中，所述第一阱区和所述第二阱区的导电类型为N型；所述场氧化区的导电类型为P型。在一个实施例中，所述第一阱区和所述第二阱区的导电类型为P型；所述场氧化区的导电类型为N型。根据本申请的另一方面，提供了一种存储单元阵列，包括m×n个如上述任意一个实施例所述的存储单元；其中，m×n≥2，且m和n为正整数；第i行的存储单元中的顶电极连接至第i条字线，1≤i≤n；第j列的存储单元中的第一二极管的第一N型掺杂区连接至第j条位线，1≤j≤m；第j列的存储单元中的第二二极管的第二P型掺杂区连接至第j条复位线，1≤j≤m。在一个实施例中，对第i行、第j列的存储单元进行置位操作的操作条件包括：第i条字线施加有置位电压，除第i条字线之外的其他字线浮置；第j条位线施加有0V电压，除第j条位线之外的其他位线浮置；以及全部的复位线浮置。在一个实施例中，对第i行、第j列的存储单元进行复位操作的操作条件包括：第i条字线施加有0V电压，除第i条字线之外的其他字线浮置；全部的位线浮置；以及第j条复位线施加有复位电压，除第j条复位线之外其他复位线施加有0V电压。在一个实施例中，对第i行、第j列的存储单元进行读操作的操作条件包括：第i条字线施加有读取电压，除第i条字线之外的其他字线浮置；第j条位线施加有0V电压，除第j条位线之外的其他位线浮置；以及全部的复位线浮置。根据本申请的又一方面，提供了一种存储器件，包括上述任意一个实施例所述的存储单元阵列。根据本申请的再一方面，提供了一种基于上述任意一个实施例所述的存储单元阵列的操作方法，包括：对第i行、第j列的存储单元进行置位操作，所述置位操作包括：对第i条字线施加置位电压，并使除第i条字线之外的其他字线浮置；对第j条位线施加0V电压，并使除第j条位线之外的其他位线浮置；以及使全部的复位线浮置。在一个实施例中，所述方法还包括：对第i行、第j列的存储单元进行复位操作，所述复位操作包括：对第i条字线施加0V电压，并使除第i条字线之外的其他字线浮置；使全部的位线浮置；以及对第j条复位线施加复位电压，并对除第j条复位线之外其他复位线施加0V电压。在一个实施例中，所述方法还包括：对第i行、第j列的存储单元进行读操作，所述读操作包括：对第i条字线施加读取电压，并使除第i条字线之外的其他字线浮置；对第j条位线施加0V电压，并使除第j条位线之外的其他位线浮置；以及使全部的复位线浮置。根据本申请的还一方面，提供了一种基于上述任意一个实施例所述的存储单元阵列的操作方法，包括：对第i行、第j列的存储单元进行复位操作，所述复位操作包括：对第i条字线施加0V电压，并使除第i条字线之外的其他字线浮置；使全部的位线浮置；以及对第j条复位线施加复位电压，并对除第j条复位线之外其他复位线施加0V电压。在一个实施例中，所述方法还包括：对第i行、第j列的存储单元进行读操作，所述读操作包括：对第i条字线施加读取电压，并使除第i条字线之外的其他字线浮置；对第j条位线施加0V电压，并使除第j条位线之外的其他位线浮置；以及使全部的复位线浮置。根据本申请的还一方面，提供了一种基于上述任意一个实施例所述的存储单元阵列的操作方法，包括：对第i行、第j列的存储单元进行读操作，所述读操作包括：对第i条字线施加读取电压，并使除第i条字线之外的其他字线浮置；对第j条位线施加0V电压，并使除第j条位线之外的其他位线浮置；以及使全部的复位线浮置。本申请实施例提供的存储单元中，第一二极管的第一N型掺杂区连接至位线，第二二极管中的第二P型掺杂区连接至复位线，位线和复位线可以用金属线来实现。与现有的方案中以第一个二极管的N阱作为位线、以第二个二极管的P阱作为复位线相比，减小了位线和复位线的电阻，从而增大了置位电流和复位电流。通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。附图说明附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：图1是根据本申请一个实施例的存储单元的示意图；图2是根据本申请一个实施例的存储单元阵列的结构示意图；图3是根据本申请一个实施例的存储单元阵列的布局示意图；以及图4是根据本申请另一个实施例的存储单元阵列的布局示意图。具体实施方式现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范本文档来自技高网...

【技术保护点】
1.一种存储单元，其特征在于，包括：第一二极管，包括：在衬底中的第一阱区；第一N型掺杂区，与所述第一阱区邻接且连接至位线；以及第一P型掺杂区，与所述第一阱区邻接且与所述第一N型掺杂区间隔开；第二二极管，与所述第一二极管间隔开，包括：在所述衬底中的第二阱区，与所述第一阱区的导电类型相同；第二N型掺杂区，与所述第二阱区邻接；以及第二P型掺杂区，与所述第二阱区邻接且连接至复位线，并且与所述第二N型掺杂区间隔开；底电极，分别连接至所述第一P型掺杂区和所述第二N型掺杂区；顶电极，连接至字线；以及数据存储材料层，位于所述底电极和所述顶电极之间。

【技术特征摘要】
1.一种存储单元，其特征在于，包括：第一二极管，包括：在衬底中的第一阱区；第一N型掺杂区，与所述第一阱区邻接且连接至位线；以及第一P型掺杂区，与所述第一阱区邻接且与所述第一N型掺杂区间隔开；第二二极管，与所述第一二极管间隔开，包括：在所述衬底中的第二阱区，与所述第一阱区的导电类型相同；第二N型掺杂区，与所述第二阱区邻接；以及第二P型掺杂区，与所述第二阱区邻接且连接至复位线，并且与所述第二N型掺杂区间隔开；底电极，分别连接至所述第一P型掺杂区和所述第二N型掺杂区；顶电极，连接至字线；以及数据存储材料层，位于所述底电极和所述顶电极之间。2.根据权利要求1所述的存储单元，其特征在于，所述数据存储材料层包括相变材料层或阻变材料层。3.根据权利要求1所述的存储单元，其特征在于，还包括：第一隔离结构，从所述衬底的表面延伸到所述第一阱区中；其中，所述第一P型掺杂区和所述第一N型掺杂区被所述第一隔离结构间隔开。4.根据权利要求1所述的存储单元，其特征在于，还包括：第二隔离结构，从所述衬底的表面延伸到所述第二阱区中；其中，所述第二P型掺杂区和所述第二N型掺杂区被所述第二隔离结构间隔开。5.根据权利要求1所述的存储单元，其特征在于，还包括：第三隔离结构，从所述衬底的表面延伸到所述第一阱区和所述第二阱区以下的衬底中；其中，所述第一二极管和所述第二二极管被所述第三隔离结构间隔开。6.根据权利要求1-5任意一项所述的存储单元，其特征在于，还包括：在所述第一阱区和所述第二阱区下的场氧化区；其中，所述场氧化区的导电类型与所述第一阱区和所述第二阱区的导电类型不同。7.根据权利要求6所述的存储单元，其特征在于，所述第一阱区和所述第二阱区的导电类型为N型；所述场氧化区的导电类型为P型。8.根据权利要求6所述的存储单元，其特征在于，所述第一阱区和所述第二阱区的导电类型为P型；所述场氧化区的导电类型为N型。9.一种存储单元阵列，其特征在于，包括m×n个如权利要求1-8任意一项所述的存储单元；其中，m×n≥2，且m和n为正整数；第i行的存储单元中的顶电极连接至第i条字线，1≤i≤n；第j列的存储单元中的第一二极管的第一N型掺杂区连接至第j条位线，1≤j≤m；第j列的存储单元中的第二二极管的第二P型掺杂区连接至第j条复位线，1≤j≤m。10.根据权利要求9所述的存储单元阵列，其特征在于，对第i行、第j列的存储单元进行置位操作的操作条件包括：第i条字线施加有置位电压，除第i条字线之外的其他字线浮置；第j条位线施加有0V电压，除第j条位线之外的其他位线浮置；以及全部的复位线浮置。11.根据权利要求9或10所述的存储单元阵列...

【专利技术属性】
技术研发人员：曹恒，仇圣棻，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31