半导体结构及其形成方法技术

技术编号:20518986 阅读:26 留言:0更新日期:2019-03-06 03:15
一种半导体结构及其形成方法,在所述栅极结构两侧的鳍部中形成应力层之后,在所述栅极结构的侧壁上形成阻挡层,然后再对所述应力层下方的鳍部进行第一离子注入形成掺杂区。所述离子注入的深度较深,因此需要较高的离子注入能量。由于所述阻挡层阻挡了靠近所述栅极结构两侧的离子注入,从而避免了较高的离子注入能量对所述栅极结构的损伤,提高了所形成半导体结构的性能。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method are described. After forming a stress layer in the fins on both sides of the gate structure, a barrier layer is formed on the side wall of the gate structure, and then a doping region is formed by first ion implantation into the fins below the stress layer. The ion implantation depth is deeper, so a higher ion implantation energy is required. Because the barrier layer blocks ion implantation near both sides of the gate structure, the damage of the gate structure caused by higher ion implantation energy is avoided, and the performance of the formed semiconductor structure is improved.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域,特别涉及一种半导体结构及其形成方法。
技术介绍
随着半导体制造技术的飞速发展,半导体器件朝着更高元件密度,以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用,因此随着半导体器件元件密度和集成度的提高,平面晶体管的栅极尺寸也越来越小,传统的平面晶体管对沟道电流的控制能力变弱,产生短沟道效应,漏电流增大,最终影响半导体器件的电学性能。为了进一步缩小MOSFET器件的尺寸,人们发展了多面栅场效应晶体管结构,以提高MOSFET器件栅极的控制能力,抑制短沟道效应。其中,鳍式场效应晶体管(FinFET)就是一种常见的多面栅结构晶体管。FinFET中,栅极至少可以从两侧对超薄体(鳍部)进行控制,具有比平面MOSFET器件强得多的栅对沟道的控制能力,能够很好的抑制短沟道效应;且FinFET相对于其他器件,具有更好的现有的集成电路制作技术的兼容性。然而,现有技术所形成鳍式场效应管的电学性能有待进一步提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法,以改善所形成半导体结构的电学性能。为解决上述问题,本专利技术提供一种半导体结构的形成方法,包括:提供基底,所述基底包括衬底以及位于衬底上的多个鳍部;形成横跨所述鳍部的栅极结构,所述栅极结构覆盖鳍部的部分侧壁和顶部表面;在所述栅极结构两侧的鳍部中形成应力层;在所述栅极结构的侧壁上形成阻挡层;以所述阻挡层为掩模,对所述应力层下方的鳍部进行第一离子注入形成掺杂区。可选的,所述半导体结构为N型器件,所述阻挡层的厚度在50埃~300埃的范围内;或者,所述半导体结构为P型器件,所述阻挡层的厚度在50埃~250埃的范围内。可选的,所述阻挡层的材料是氧化硅。可选的,所述半导体结构为N型器件,所述第一离子注入的离子注入能量在2Kev~30Kev范围内,所述第一离子注入的离子包括砷元素;或者,所述半导体结构为P型器件,所述第一离子注入的离子注入能量在1Kev~10Kev范围内,所述第一离子注入的离子包括硼元素。可选的,在形成所述应力层之后,在形成所述阻挡层之前,所述形成方法还包括:在所述应力层及所述栅极结构上形成停止层。可选的,所述停止层的材料是氮化硅。可选的,所述停止层的厚度在60埃~200埃的范围内。可选的,所述半导体结构为N型器件,所述第一离子注入的离子注入能量在2Kev~30Kev的范围内,所述第一离子注入的离子包括砷元素;或者,所述半导体结构为P型器件,所述第一离子注入的离子注入能量在1Kev~10Kev的范围内,所述第一离子注入的离子包括硼元素。可选的,在形成所述掺杂区以后,所述形成方法还包括:去除阻挡层;在所述停止层上形成介质层;以所述停止层作为刻蚀停止层,在所述介质层中形成通孔;在所述通孔内形成导电插塞。可选的,在形成所述阻挡层以后,所述形成方法还包括:对所述应力层进行第二离子注入形成应力层掺杂区,所述应力层掺杂区与所述掺杂区共同构成所述半导体结构的源漏掺杂区。可选的,在形成所述源漏掺杂区的步骤中还包括:离子注入,离子注入之后进行退火处理。可选的,所述衬底包括用于形成N型器件的N型区域和用于形成P型器件的P型区域。可选的,所述形成方法用于形成输入输出器件。本专利技术还提供一种半导体结构,其特征在于,包括:衬底以及位于衬底上的多个鳍部;横跨所述鳍部的栅极结构,所述栅极结构覆盖鳍部的部分侧壁和顶部表面;位于所述栅极结构两侧鳍部中的应力层,所述应力层内形成有应力层掺杂区,所述应力层下方的鳍部中形成有掺杂区,所述应力层掺杂区与所述掺杂区共同构成所述半导体结构的源漏掺杂区;位于所述应力层及所述栅极结构上的停止层;位于所述栅极结构侧壁上的阻挡层,所述阻挡层在所述停止层外。可选的,所述半导体结构为N型器件,所述阻挡层的厚度50埃~300埃的范围内;或者,所述半导体结构为P型器件,所述阻挡层的厚度50埃~250埃的范围内。可选的,所述阻挡层的材料是氧化硅。可选的,所述停止层的材料是氮化硅。可选的,所述停止层的厚度60埃~200埃的范围内。可选的,所述衬底包括用于形成N型器件的N型区域和用于形成P型器件的P型区域。可选的,所述半导体结构为输入输出器件。本专利技术提供的技术方案中,在所述栅极结构两侧的鳍部中形成应力层之后,在所述栅极结构的侧壁上形成阻挡层,然后再对所述应力层下方的鳍部进行第一离子注入形成掺杂区。所述技术方案是对应力层下方的鳍部进行第一离子注入,因此所述第一离子注入的深度较深,因此需要较高的离子注入能量。由于所述阻挡层阻挡了靠近所述栅极结构两侧的离子注入,从而避免了较高的第一离子注入能量对所述栅极结构的损伤,提高了所形成半导体结构的性能。可选方案中,在形成所述应力层之后,在形成所述阻挡层之前,所述形成方法还包括:在所述应力层及所述栅极结构上形成停止层。一方面,所述停止层在第一离子注入时对应力层和鳍部起到保护作用;另一方面,所述停止层还能在刻蚀导电通孔时起到刻蚀停止的作用,因此提高了所形成的半导体结构的性能,同时又简化了工艺步骤,提高了工艺效率。附图说明图1是本专利技术一种半导体结构形成过程中的一个步骤对应的剖面结构示意图;图2至图6是本专利技术半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。具体实施方式由
技术介绍
可知,现有技术中所形成的半导体结构性能有待改善。现结合所述半导体结构的形成方法分析原因。参考图1,是一种半导体结构形成过程中的一个步骤对应的剖面结构示意图。所述半导体结构形成方法包括:如图1所示,提供衬底10,形成位于所述衬底10上的鳍部11,所述衬底10包括用于形成N型晶体管的第一区域A以及用于形成P型晶体管的第二区域B;形成横跨所述鳍部11的栅极结构,所述栅极结构覆盖所述鳍部11的部分侧壁和部分顶部表面;在所述栅极结构两侧的鳍部11中形成应力层,位于所述第一区域A中的应力层为第一应力层12,位于所述第二区域B中的应力层为第二应力层13;分别对所述第一应力层12、所述第一应力层12下方的鳍部、所述第二应力层13及所述第二应力层13下方的鳍部进行多次第一离子注入。其中,对所述第一应力层12下方的鳍部及对所述第二应力层13下方的鳍部进行第一离子注入的深度较深,需要较高的离子注入能量。所述较高的离子注入能量容易对所述栅极结构中的栅介质层造成损伤,导致所形成的半导体结构性能下降。为解决上述问题,本专利技术提供一种半导体结构的形成方法,包括:提供基底,所述基底包括衬底以及位于衬底上的多个鳍部;形成横跨所述鳍部的栅极结构,所述栅极结构覆盖鳍部的部分侧壁和部分顶部表面;在所述栅极结构两侧的鳍部中形成应力层;在所述栅极结构的侧壁上形成阻挡层;对所述应力层下方的鳍部进行第一离子注入形成掺杂区。本专利技术提供的技术方案中,在所述栅极结构两侧的鳍部中形成应力层之后,在所述栅极结构的侧壁上形成阻挡层,然后再对所述应力层下方的鳍部进行第一离子注入形成掺杂区。所述第一离子注入的深度较深,因此需要较高的离子注入能量。由于所述阻挡层阻挡了靠近所述栅极结构两侧的离子注入,从而避免了较高的离子注入能量对所述栅极结构的损伤,提高了所形成半导体结构的性能。此外,在形成所述应力层之后,在形成所述阻挡层之前,所述形成方法还包括:在所述应力本文档来自技高网
...

【技术保护点】
1.一种半导体结构的形成方法,其特征在于,包括:提供基底,所述基底包括衬底以及位于衬底上的多个鳍部;形成横跨所述鳍部的栅极结构,所述栅极结构覆盖鳍部的部分侧壁和顶部表面;在所述栅极结构两侧的鳍部中形成应力层;在所述栅极结构的侧壁上形成阻挡层;以所述阻挡层为掩模,对所述应力层下方的鳍部进行第一离子注入形成掺杂区。

【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:提供基底,所述基底包括衬底以及位于衬底上的多个鳍部;形成横跨所述鳍部的栅极结构,所述栅极结构覆盖鳍部的部分侧壁和顶部表面;在所述栅极结构两侧的鳍部中形成应力层;在所述栅极结构的侧壁上形成阻挡层;以所述阻挡层为掩模,对所述应力层下方的鳍部进行第一离子注入形成掺杂区。2.如权利要求1所述的形成方法,其特征在于,所述半导体结构为N型器件,所述阻挡层的厚度在50埃~300埃的范围内;或者,所述半导体结构为P型器件,所述阻挡层的厚度在50埃~250埃的范围内。3.如权利要求1所述的形成方法,其特征在于,所述阻挡层的材料是氧化硅。4.如权利要求1所述的形成方法,其特征在于,所述半导体结构为N型器件,所述第一离子注入的离子注入能量在2Kev~30Kev范围内,所述第一离子注入的离子包括砷元素;或者,所述半导体结构为P型器件,所述第一离子注入的离子注入能量在1Kev~10Kev范围内,所述第一离子注入的离子包括硼元素。5.如权利要求1所述的形成方法,其特征在于,在形成所述应力层之后,在形成所述阻挡层之前,所述形成方法还包括:在所述应力层及所述栅极结构上形成停止层。6.如权利要求5所述的形成方法,其特征在于,所述停止层的材料是氮化硅。7.如权利要求5所述的形成方法,其特征在于,所述停止层的厚度在60埃~200埃的范围内。8.如权利要求5所述的形成方法,其特征在于,所述半导体结构为N型器件,所述第一离子注入的离子注入能量在2Kev~30Kev的范围内,所述第一离子注入的离子包括砷元素;或者,所述半导体结构为P型器件,所述第一离子注入的离子注入能量在1Kev~10Kev的范围内,所述第一离子注入的离子包括硼元素。9.如权利要求5所述的形成方法,其特征在于,在形成所述掺杂区以后,所述形成方法还包括:去除阻挡层;在所述停止层上形成介质层;以所述停止层作为刻蚀...

【专利技术属性】
技术研发人员:周飞
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1