半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底，基底上具有栅极层，栅极层内具有杂质离子，栅极层两侧的基底内具有源漏掺杂区，基底、源漏掺杂区和栅极层上具有介质层；去除源漏掺杂区上的部分介质层，直至暴露出源漏掺杂区，在介质层内形成源漏接触孔；去除栅极层上的部分介质层，直至暴露出栅极层，在介质层内形成栅极接触孔；在栅极接触孔底部形成阻挡层；在阻挡层上和源漏接触孔底部形成金属层；进行退火处理，使所述金属层与源漏接触孔底部的源漏掺杂区材料反应，在源漏接触孔底部形成金属硅化物层。所述方法形成的器件的接触电阻较小。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a substrate, having a gate layer on the substrate, impurity ions in the gate layer, source-drain doping areas in the base on both sides of the gate layer, and dielectric layers on the base, source-drain doping areas and gate layers; removing part of the dielectric layer on the source-drain doping areas until the source-drain doping areas are exposed, and forming a source in the dielectric layer. Leakage contact holes; remove part of the dielectric layer on the grid layer until the grid layer is exposed, forming a gate contact hole in the dielectric layer; form a barrier layer at the bottom of the gate contact hole; form a metal layer on the barrier layer and at the bottom of the source-drain contact hole; conduct annealing treatment, so that the metal layer reacts with the source-drain doping zone material at the bottom of the source-drain contact hole, forming gold at the bottom of the source-drain contact hole. It belongs to silicide layer. The contact resistance of the device formed by the method is small.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体技术的不断发展，半导体器件的尺寸不断减小。随着半导体器件的尺寸缩小，MOS晶体管的接触电阻对于MOS晶体管以及整个半导体芯片的性能影响越来越大。为了提高半导体芯片的性能，需要降低MOS晶体管的接触电阻。而MOS晶体管的接触电阻中，由于源极、漏极的面积较小，与导电插塞之间的接触电阻较大，对MOS晶体管的性能影响较大，使得半导体器件的运行速度大大下降。自对准硅化物的形成工艺在源极和漏极表面形成金属硅化物可以有效的降低源极、漏极与导电插塞之间的接触电阻。现有技术中自对准硅化物的形成工艺主要是通过蒸发或者溅射工艺在多晶硅表面形成金属层；然后进行退火处理，金属与衬底材料反应生成金属硅化物；然后去除未反应的金属层。然而，形成金属硅化物时，易引起金属栅极与金属栅极上方接触插塞的接触电阻较大。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构的形成方法，以降低源漏掺杂区与源漏掺杂区上方接触插塞接触电阻的同时，不影响金属栅极与金属栅极上方接触插塞的接触电阻。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有栅极层，所述栅极层内具有杂质离子，所述栅极层两侧的基底内具有源漏掺杂区，所述基底、源漏掺杂区和栅极层上具有介质层；去除源漏掺杂区上的部分介质层，直至暴露出源漏掺杂区，在所述介质层内形成源漏接触孔；去除栅极层上的部分介质层，直至暴露出栅极层，在所述介质层内形成栅极接触孔；在所述栅极接触孔底部形成阻挡层；在所述阻挡层上和源漏接触孔底部形成金属层；进行退火处理，使所述金属层与源漏接触孔底部的源漏掺杂区材料反应，在所述源漏接触孔底部形成金属硅化物层。可选的，所述栅极层的材料为金属；所述金属包括：钨。可选的，所述栅极层的形成工艺包括：化学气相沉积工艺；当所述栅极层的材料为钨时，所述化学气相沉积工艺的参数包括：反应气体包括WF6和H2，WF6的流量为50标准毫升/分钟～1000标准毫升/分钟，H2的流量为200标准毫升/分钟～5000标准毫升/分钟。可选的，所述杂质离子包括：氟离子。可选的，所述阻挡层的材料包括：钴、钌或者锰。可选的，所述阻挡层的厚度为：10埃～50埃。可选的，所述金属层的材料包括：钛。可选的，所述源漏掺杂区的材料包括：硅，所述金属硅化物层的材料包括：硅钛化合物。可选的，所述退火处理的参数包括：温度500摄氏度～1000摄氏度，时间1毫秒～10秒。可选的，所述介质层包括：位于基底和源漏掺杂区上，且覆盖栅极层侧壁的第一介质层以及位于第一介质层上的第二介质层。可选的，所述栅极层、源漏掺杂区和介质层的形成步骤包括：在所述基底上形成伪栅极层；在所述伪栅极层两侧的基底内形成源漏掺杂区；在所述基底和源漏掺杂区上、以及伪栅极层的侧壁和顶部表面形成第一介质层，所述第一介质层的顶部表面暴露出伪栅极层的顶部表面；去除伪栅极层，在第一介质层内形成伪栅开口；在所述伪栅开口内形成栅极层；在所述第一介质层和栅极层上形成第二介质层。可选的，形成所述金属硅化物层之后，所述形成方法还包括：在源漏接触孔内源漏插塞，在栅极接触孔内形成栅极插塞。本专利技术还提供一种半导体结构，其特征在于，包括：基底，所述基底上具有栅极层，所述栅极层内具有杂质离子，所述栅极层两侧的基底内源漏掺杂区，所述基底、源漏掺杂区和栅极层上具有介质层；位于源漏掺杂区上的金属硅化物层；位于所述介质层内的源漏接触孔，所述源漏接触孔底部暴露出所述金属硅化物层；位于栅极层上的阻挡层以及位于阻挡层上的金属层；位于介质层内的栅极接触孔，所述栅极接触孔底部暴露出金属层。可选的，所述金属层的材料包括：钛。可选的，所述源漏掺杂区的材料包括：硅，金属硅化物层的材料包括：硅钛化合物。可选的，所述栅极层的材料为金属；所述金属包括：钨，所述杂质离子包括：氟离子。可选的，所述阻挡层的材料包括：钴、钌或者锰。可选的，所述阻挡层的厚度为：10埃～50埃。可选的，所述半导体结构还包括：位于源漏接触孔内的源漏插塞，位于栅极接触孔内的栅极插塞。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构的形成方法中，所述金属硅化物层用于降低后续位于源漏接触孔内的源漏插塞与源漏掺杂区的接触电阻。所述金属硅化物层的形成步骤包括：沉积金属层。为了节约成本和降低工艺的复杂度，形成所述金属层之前，所述栅极接触孔也已形成，因此，所述金属层也位于栅极接触孔底部的栅极层上。形成所述金属层之前，在所述栅极接触孔底部形成阻挡层。所述阻挡层能够将栅极层与金属层隔离，则后续进行退火处理的过程中，所述栅极层中的杂质离子无法与金属层接触，从而能够避免两者反应形成导电性能较差的材料，因此，有利于降低后续位于栅极接触孔内的栅极插塞与栅极层的接触电阻。而所述金属硅化物能够降低源漏插塞与源漏掺杂区的接触电阻，因此，所述方法形成的半导体器件的接触电阻较低。附图说明图1至图2是一种半导体结构的形成方法的结构示意图；图3至图17是本专利技术半导体结构的形成方法一实施例各步骤的结构示意图。具体实施方式正如
技术介绍
所述，形成金属硅化物层时，易引起金属栅极与金属栅极上方接触插塞的接触电阻较大图1至图2是一种半导体结构的形成方法的结构示意图。请参考图1，提供基底100，所述基底100上具有伪栅极层(图中未示出)，所述伪栅极层两侧的基底100内分别具有源漏掺杂区101；在所述基底100和源漏掺杂区101上、以及伪栅极层的侧壁上形成第一介质层102；去除伪栅极层，在所述第一介质层102内形成伪栅开口(图中未标出)；在所述伪栅开口内形成栅极层103；在所述第一介质层102和栅极层103上形成第二介质层104；去除源漏掺杂区101上的第一介质层102和第二介质层104，直至暴露出源漏掺杂区101的顶部表面，在所述第一介质层102和第二介质层104内形成源漏接触孔105；去除栅极层103上的第二介质层104，直至暴露出栅极层103的顶部表面，在所述第二介质层104内形成栅极接触孔106。请参考图2，在所述第二介质层104上、以及源漏接触孔105和栅极接触孔106内形成金属层107；进行退火处理，使所述金属层107与源漏接触孔105底部的源漏掺杂区材料反应，在源漏接触孔105底部形成金属硅化物层108。上述方法中，金属硅化物层108能够降低源漏掺杂区101与后续位于源漏接触孔105内的源漏插塞界面处的肖特基电阻，因此，金属硅化物层108被广泛应用于降低源漏掺杂区101与源漏插塞的接触电阻。金属硅化物层108通常采用的材料包括：镍硅化合物，相应的，金属层107的材料包括：镍。这是由于镍无线宽效应，且具有较低的硅消耗、热预算和接触电阻，因此，采用镍与硅反应形成的镍硅化合物(NiSi)可作为金属硅化物层108的材料。所述金属硅化物层108能够降低源漏掺杂区101与后续位于源漏接触孔105内源漏插塞的接触电阻。然而，随着半导体器件尺寸的不断减小，栅极层103下方沟道区的尺寸不断减小，而镍离子的扩散能力较强，使得镍离子易穿过栅极层103扩散至沟道区发生源漏掺杂区101的串通效应，不利于提高半导体器件的性能。一本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有栅极层，所述栅极层内具有杂质离子，所述栅极层两侧的基底内具有源漏掺杂区，所述基底、源漏掺杂区和栅极层上具有介质层；去除源漏掺杂区上的部分介质层，直至暴露出源漏掺杂区，在所述介质层内形成源漏接触孔；去除栅极层上的部分介质层，直至暴露出栅极层，在所述介质层内形成栅极接触孔；在所述栅极接触孔底部形成阻挡层；在所述阻挡层上和源漏接触孔底部形成金属层；进行退火处理，使所述金属层与源漏接触孔底部的源漏掺杂区材料反应，在所述源漏接触孔底部形成金属硅化物层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有栅极层，所述栅极层内具有杂质离子，所述栅极层两侧的基底内具有源漏掺杂区，所述基底、源漏掺杂区和栅极层上具有介质层；去除源漏掺杂区上的部分介质层，直至暴露出源漏掺杂区，在所述介质层内形成源漏接触孔；去除栅极层上的部分介质层，直至暴露出栅极层，在所述介质层内形成栅极接触孔；在所述栅极接触孔底部形成阻挡层；在所述阻挡层上和源漏接触孔底部形成金属层；进行退火处理，使所述金属层与源漏接触孔底部的源漏掺杂区材料反应，在所述源漏接触孔底部形成金属硅化物层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极层的材料为金属；所述金属包括：钨。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述栅极层的形成工艺包括：化学气相沉积工艺；当所述栅极层的材料为钨时，所述化学气相沉积工艺的参数包括：反应气体包括WF6和H2，WF6的流量为50标准毫升/分钟～1000标准毫升/分钟，H2的流量为200标准毫升/分钟～5000标准毫升/分钟。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述杂质离子包括：氟离子。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料包括：钴、钌或者锰。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的厚度为：10埃～50埃。7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属层的材料包括：钛。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述源漏掺杂区的材料包括：硅，所述金属硅化物层的材料包括：硅钛化合物。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处理的参数包括：温度500摄氏度～1000摄氏度，时间1毫秒～10秒。10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层包括：位于基底和源漏掺杂区上...

【专利技术属性】
技术研发人员：刘继全，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31