半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底；在部分基底上形成若干相互分立的第一牺牲层；在所述第一牺牲层的侧壁上形成侧墙，相邻第一牺牲层和侧墙之间具有第一开口以及第二开口；在所述第一开口内形成第二牺牲层；形成所述第二牺牲层之后，去除第一牺牲层，形成第三开口；形成第三开口之后，以所述侧墙和第二牺牲层为掩膜，刻蚀部分所述基底，在所述基底内形成沟槽，所述沟槽位于第二开口和第三开口底部。所述方法形成的相邻沟槽之间的距离不相同，以满足半导体器件的不同需求。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a base; forming several separate first sacrificial layers on a part of the base; forming a side wall on the side wall of the first sacrificial layer, having a first opening and a second opening between the adjacent first sacrificial layer and the side wall; forming a second sacrificial layer in the first opening; and forming the second sacrificial layer after forming the second sacrificial layer. After forming the third opening, the side wall and the second sacrificial layer are used as masks to etch the base and form grooves in the base, which are located at the bottom of the second opening and the third opening. The distance between adjacent grooves formed by the method is different to meet the different requirements of semiconductor devices.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造领域，光刻胶材料用于将掩膜图形转印到一层或多层的材料层中，例如将掩膜图形转印到金属层、介质层或半导体衬底上。但随着半导体工艺的特征尺寸的不断缩小，利用光刻工艺在材料层中形成小特征尺寸的掩膜图形变得越来越困难。为了提高半导体器件的集成度，业界已提出了多种双重图形工艺，其中，自对准双重图形(Self-AlignedDoublePatterning，SADP)工艺即为其中的一种。然而，现有技术中自对准双重图形工艺形成互连线的性能较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构的形成方法，以提高自对准双重图形工艺形成的互连线的性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底；在部分基底上形成若干相互分立的第一牺牲层；在所述第一牺牲层的侧壁上形成侧墙，相邻第一牺牲层和侧墙之间具有第一开口以及第二开口；在所述第一开口内形成第二牺牲层；形成所述第二牺牲层之后，去除第一牺牲层，形成第三开口；形成第三开口之后，以所述侧墙和第二牺牲层为掩膜，刻蚀部分所述基底，在所述基底内形成沟槽，所述沟槽位于第二开口和第三开口底部。可选的，所述侧墙的厚度为：5纳米～30纳米。可选的，所述第一牺牲层的形成步骤包括：在所述基底上形成第一牺牲膜；在所述第一牺牲膜上形成第一图形膜；在所述第一图形膜上形成第一底部抗反射层，所述第一底部抗反射层上具有第一光刻胶，所述第一光刻胶内具有若干第一掩膜开口；以所述第一光刻胶为掩膜，刻蚀所述第一底部抗反射层和第一图形膜，直至暴露出第一牺牲膜，形成第一图形层；以所述第一图形层为掩膜，刻蚀第一牺牲膜，直至暴露出基底，形成所述第一牺牲层。可选的，部分所述第一掩膜开口沿平行于基底表面方向上的尺寸相同；或者，部分所述第一掩膜开口沿平行于基底表面方向上的尺寸不相同。可选的，所述第一掩膜开口沿平行于基底表面的方向上的尺寸为：40纳米～500纳米。可选的，部分所述第一开口沿平行于基底表面方向上的尺寸相同；部分所述第一开口沿平行于基底表面方向上的尺寸不相同。可选的，所述第一开口沿平行于基底表面方向上的尺寸为：40纳米～500纳米。可选的，所述第二开口沿平行于基底表面方向上的尺寸为：40纳米～500纳米。可选的，所述第三开口沿平行于基底表面方向上的尺寸为：40纳米～500纳米。可选的，所述第二牺牲层的形成步骤包括：在所述基底上、以及第一开口和第二开口内形成第二牺牲膜，所述第二牺牲膜的顶部表面低于或者齐平于第一牺牲层的顶部表面；在所述第一牺牲层和第二牺牲膜上形成第二图形膜；在所述第二图形膜上形成第二底部抗反射层，所述第二底部抗反射层上具有第二光刻胶，所述第二光刻胶位于第一开口上；以所述第二光刻胶为掩膜，刻蚀第二底部抗反射层、第二图形膜和第二牺牲膜，直至暴露出基底，形成第二图形层和位于第二图形层底部的第二牺牲层；形成所述第二图形层和第二牺牲层之后，去除第二图形层，暴露出第二牺牲层的顶部表面。可选的，形成所述沟槽之后，所述形成方法还包括：去除侧墙和第二牺牲层；去除侧墙和第二牺牲层之后，在所述沟槽内形成互连结构。相应的，本专利技术还提供一种半导体结构，包括：基底；位于基底上的侧墙，相邻侧墙之间具有第一开口、第二开口和第三开口；位于第一开口内的第二牺牲层；位于第二开口和第三开口底部基底内的沟槽。可选的，沿平行于基底表面方向上，位于侧墙和第二牺牲层下方基底的尺寸大于位于侧墙下方基底的尺寸。可选的，所述侧墙沿平行于基底表面方向上的尺寸为：5纳米～30纳米。可选的，所述第一开口沿平行于基底表面方向上的尺寸相同；或者，所述第一开口沿平行于基底表面方向上的尺寸不相同。可选的，所述第一开口沿平行于基底表面方向上的尺寸为：40纳米～500纳米。可选的，所述第二牺牲层的材料包括：多晶硅、SiO2或者氮化钛。可选的，所述第二开口沿平行于基底表面方向上的尺寸为：40纳米～500纳米。可选的，所述第三开口沿平行于基底表面方向上的尺寸为：40纳米～500纳米。可选的，所述半导体结构还包括：位于所述沟槽内的互连结构。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构的形成方法中，相邻第一牺牲层和侧墙之间具有第一开口以及第二开口，所述第一开口用于容纳第二牺牲层。后续以所述侧墙和第二牺牲层为掩膜，形成所述沟槽时，位于侧墙、以及侧墙和第二牺牲层下方的基底未被去除。由于侧墙沿平行于基底表面方向上的尺寸小于侧墙与第二牺牲层的尺寸之和，因此，形成所述沟槽后，沿平行于基底表面方向上，位于侧墙下方基底的尺寸小于位于侧墙和第二牺牲层下方基底的尺寸。后续在所述沟槽内形成互连结构，位于侧墙、以及侧墙和第二牺牲层下方的基底用于实现相邻互连结构之间的电隔离。而沿平行于基底表面方向上，位于侧墙下方基底的尺寸与位于侧墙和第二牺牲层下方基底的尺寸不同，使得相邻互连结构之间的间距不等，以满足半导体器件的不同需求。进一步，所述第一开口沿平行于基底表面方向上的尺寸不相同。所述第一开口用于后续容纳第二牺牲层，使得第二牺牲层沿平行于侧墙侧壁方向上的尺寸不相同。则后续以侧墙和第二牺牲层为掩膜，形成的所述沟槽之间的间距不相同。本专利技术技术方案提供的半导体结构中，沿平行于侧墙侧壁方向上，位于侧墙和第二牺牲层下方基底的尺寸大于位于侧墙下方基底的尺寸，使得相邻沟槽之间的间距不同，以满足半导体器件的不同需求。附图说明图1至图3是一种半导体结构的形成方法各步骤的结构示意图；图4至图16是本专利技术半导体结构的形成方法一实施例各步骤的结构示意图。具体实施方式正如
技术介绍
所述，所述自对准双重图形工艺形成的互连线的性能较差。图1至图3是一种半导体结构的形成方法各步骤的结构示意图。请参考图1，提供基底100，所述基底100上具有介质膜101；在所述介质膜101上形成牺牲膜102，所述牺牲膜102上具有掩膜层103，所述掩膜层103内具有掩膜开口(图中未标出)。请参考图2，以所述掩膜层103为掩膜，刻蚀所述牺牲膜102，直至暴露出介质膜101的顶部表面，形成牺牲层104；形成所述牺牲层104之后，去除掩膜层103；去除所述掩膜层103之后，在所述基底100、牺牲层104的侧壁和顶部表面形成侧墙膜(图中未示出)；去除基底100和牺牲层104上的侧墙膜，在牺牲层104的侧壁上形成侧墙105。请参考图3，形成所述侧墙105之后，去除牺牲层104；去除所述牺牲层104之后，以所述侧墙105为掩膜，刻蚀所述介质膜101，直至暴露出基底100，形成介质层120，所述介质层120内具有开口106；形成所述介质层120之后，去除侧墙105。上述方法中，所述侧墙105的形成步骤包括：在所述基底100、牺牲层104的侧壁和顶部表面形成侧墙膜。所述侧墙膜的形成工艺包括原子层沉积工艺，采用原子层沉积工艺形成的侧墙膜的厚度较均匀。所述侧墙膜用于形成侧墙105，因此，侧墙105沿垂直于侧墙105侧壁方向上的尺寸较一致。后续以侧墙105为掩膜形成所述开口106，所述开口106用于后续容纳互连结构。在形成所述开口106的过程中，位于侧墙105下方的介质膜101未被刻蚀。本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；在部分基底上形成若干相互分立的第一牺牲层；在所述第一牺牲层的侧壁上形成侧墙，相邻第一牺牲层和侧墙之间具有第一开口以及第二开口；在所述第一开口内形成第二牺牲层；形成所述第二牺牲层之后，去除第一牺牲层，形成第三开口；形成所述第三开口之后，以所述侧墙和第二牺牲层为掩膜，刻蚀部分所述基底，在所述基底内形成沟槽，所述沟槽位于第二开口和第三开口底部。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；在部分基底上形成若干相互分立的第一牺牲层；在所述第一牺牲层的侧壁上形成侧墙，相邻第一牺牲层和侧墙之间具有第一开口以及第二开口；在所述第一开口内形成第二牺牲层；形成所述第二牺牲层之后，去除第一牺牲层，形成第三开口；形成所述第三开口之后，以所述侧墙和第二牺牲层为掩膜，刻蚀部分所述基底，在所述基底内形成沟槽，所述沟槽位于第二开口和第三开口底部。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙的厚度为：5纳米～30纳米。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的形成步骤包括：在所述基底上形成第一牺牲膜；在所述第一牺牲膜上形成第一图形膜；在所述第一图形膜上形成第一底部抗反射层，所述第一底部抗反射层上具有第一光刻胶，所述第一光刻胶内具有若干第一掩膜开口；以所述第一光刻胶为掩膜，刻蚀所述第一底部抗反射层和第一图形膜，直至暴露出第一牺牲膜，形成第一图形层；以所述第一图形层为掩膜，刻蚀第一牺牲膜，直至暴露出基底，形成所述第一牺牲层。4.如权利要求3所述的半导体结构的形成方法，其特征在于，部分所述第一掩膜开口沿平行于基底表面方向上的尺寸相同；或者，部分所述第一掩膜开口沿平行于基底表面方向上的尺寸不相同。5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一掩膜开口沿平行于基底表面的方向上的尺寸为：40纳米～500纳米。6.如权利要求1所述的半导体结构的形成方法，其特征在于，部分所述第一开口沿平行于基底表面方向上的尺寸相同；或者，部分所述第一开口沿平行于基底表面方向上的尺寸不相同。7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口沿平行于基底表面方向上的尺寸为：40纳米～500纳米。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二开口沿平行于基底表面方向上的尺寸为：40纳米～500纳米。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第三开口沿平行于基底表面方向上的尺寸为：40纳米～500纳米。10.如权利要求1所述的半导体结构的形成方法，...

【专利技术属性】
技术研发人员：张冬平，王智东，吴端毅，徐立，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31