半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一互连部和位于第一互连部上的第三开口；在所述第三开口内形成第二互连部，所述第二互连部材料的还原性弱于第一互连部材料的还原性；在所述第一介质层和第二互连部上形成第二介质层；去除部分第二介质层，在第二介质层内形成第二开口，所述第二开口底部暴露出第二互连部。所述方法能够提高第二开口形貌的可控性。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a substrate with a first dielectric layer and a first opening in the first dielectric layer; forming a first interconnection part and a third opening on the first interconnection part within the first opening; and forming a second interconnection part within the third opening, the reducibility of the material of the second interconnection part is weaker than that of the first opening. The reducibility of the material of an interconnection part, the formation of a second dielectric layer on the first dielectric layer and the second interconnection part, the removal of a part of the second dielectric layer, and the formation of a second opening in the second dielectric layer, the bottom of which exposes the second interconnection part. The method can improve the controllability of the second opening morphology.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体技术的发展，半导体器件已经具有深亚微米结构，半导体集成电路IC中包含巨大数量的半导体元件。在这种大规模集成电路中，不仅保护单层互连结构，还包括多层互连结构。其中多层互连结构相互堆叠，并通过多层互连结构间的介质层进行隔离。特别地，利用双镶嵌(dual-damascene)工艺形成多层互连结构时，需要预先在介质层中形成用于互连的沟槽和通孔，然后用导电材料如铜填充所述沟槽和通孔。所述双镶嵌工艺，按照工艺实现先后方式的不同可分为两类：先沟槽工艺(TrenchFirst)和先通孔(ViaFirst)工艺。先沟槽工艺包括：首先在已沉积的介质层上刻蚀出沟槽图形，然后再刻蚀出通孔图形；先通孔工艺包括：首先在介质层上刻蚀出通孔图形，然后再刻蚀出沟槽图形。然而，现有技术形成的半导体器件的接触电阻较大。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构的形成方法，以降低半导体器件的接触电阻。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一互连部和位于第一互连部上的第三开口；在所述第三开口内形成第二互连部，所述第二互连部材料的还原性弱于第一互连部材料的还原性；在所述第一介质层和第二互连部上形成第二介质层；去除部分第二介质层，在第二介质层内形成第二开口，所述第二开口底部暴露出第二互连部。可选的，所述第一互连部、第三开口和第二互连部的形成步骤包括：在所述第一开口内和第一介质层上形成第一互连部膜，所述第一互连部膜上的第一介质层内具有第三开口；在所述第一互连部膜上形成第二互连部膜，部分所述第二互连部膜充满所述第三开口；平坦化所述第二互连部膜和第一互连部膜，直至暴露出第一介质层的顶部表面。可选的，第一互连部膜的形成工艺包括：电镀法；形成所述第一互连部膜之前，还包括：在所述第一开口内和第一介质层上形成第一籽晶层。可选的，所述第三开口的深度为：50纳米～150纳米；所述第三开口的底部到第一介质层顶部的距离为：10埃～100埃。可选的，所述第一互连部的材料包括：铜。可选的，所述第二互连部的材料包括：金、银、铂、铂钴合金、钴或者钨。可选的，所述第二互连部的厚度为：10埃～100埃。可选的，所述第一开口包括：第一通孔和第一沟槽，所述第一通孔和第一沟槽连通；形成所述第一开口之前，所述形成方法还包括：在所述第一介质层上形成第一掩膜层，所述第一掩膜层内具有第一掩膜开口；在所述第一掩膜开口内和第一掩膜层上形成第二掩膜层，所述第二掩膜层内具有第二掩膜开口，所述第二掩膜开口沿平行于基底表面的方向上的尺寸小于第一掩膜开口的尺寸，且所述第二掩膜开口在基底上的投影与第一掩膜开口在基底上的投影至少部分重叠。可选的，所述第一通孔和第一沟槽的形成步骤包括：以所述第二掩膜层为掩膜，刻蚀所述部分所述第一介质层，在所述第一介质层内形成第一初始通孔；形成所述第一初始通孔之后，去除第二掩膜层；去除第二掩膜层之后，以所述第一掩膜层为掩膜，刻蚀第一初始通孔顶部周围部分第一介质层，在所述第一介质层内形成所述第一沟槽，并刻蚀第一初始通孔底部的第一介质层，在所述第一介质层内形成第一通孔。可选的，所述第二开口包括：第二通孔和第二沟槽，所述第二通孔和第二沟槽连通；形成所述第二开口之前，所述形成方法还包括：在所述第二介质层上形成第三掩膜层，所述第三掩膜层具有第三掩膜开口；在所述第三掩膜开口内和第三掩膜层上形成第四掩膜层，所述第四掩膜层内具有第四掩膜开口，所述第四掩膜开口沿平行于基底表面的方向上的尺寸小于第三掩膜开口的尺寸，且所述第四掩膜开口在基底上的投影与第三掩膜开口在基底上的投影至少部分重叠。可选的，所述第二通孔和第二沟槽的形成步骤包括：以所述第四掩膜层为掩膜，刻蚀所述部分所述第二介质层，在所述第二介质层内形成第二初始通孔；形成所述第二初始通孔之后，去除第四掩膜层；去除第四掩膜层之后，以所述第三掩膜层为掩膜，刻蚀第二初始通孔顶部周围部分第二介质层在所述第二介质层内第二沟槽，并刻蚀第二初始通孔底部的第二介质层，在所述第二介质层内形成第二通孔。可选的，以所述第三掩膜层为掩膜，刻蚀第二初始通孔顶部周围部分第二介质层、以及第二初始通孔底部的第二介质层的工艺包括：各向异性干法刻蚀工艺；所述各向异性干法刻蚀工艺的参数包括：所述刻蚀气体包括碳氟气体、氢气、氧气和氮气。可选的，形成所述第二开口之后，所述形成方法还包括：在所述第二开口内形成第二互连结构。本专利技术还提供一种半导体结构，其特征在于，包括：基底，所述基底上具有第一介质层，所述第一介质层内具有第一开口；位于第一开口内的第一互连部和位于第一互连部上的第三开口；位于第三开口内的第二互连部；位于第一介质层和第二互连部上的第二介质层，所述第二介质层内具有第二开口，所述第二开口底部暴露出第二互连部。可选的，所述第一互连部的材料包括：铜。可选的，所述第二互连部的材料包括：金、银、铂、铂钴合金、钴或者钨。可选的，所述第三开口的深度为：50纳米～150纳米；所述第三开口的底部到第一介质层顶部的距离为：10埃～100埃。可选的，所述第二互连部的厚度为：10埃～100埃。可选的，所述半导体结构还包括位于第二开口内的第二互连结构。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构的形成方法中，在所述第一开口内形成第一互连部和位于第一互连部上的第三开口，所述第三开口用于容纳第二互连部。后续在第二互连部上的第二介质层内形成第二开口，由于第二互连部覆盖部分第一互连部的顶部表面，因此，所述第二互连部对部分第一互连部顶部进行保护。并且，所述第二互连部材料的还原性弱于第一互连部材料的还原性，使得形成第二开口的过程中，含氧气体与所述第二互连部的结合能力较弱，减少含氧气体的损耗，因此，有利于提高形成第二开口的效率，并提高第二开口形貌的可控性。进一步，以所述第三掩膜层为掩膜，刻蚀第二初始通孔底部的第二介质层的工艺包括：各向异性干法刻蚀工艺，所述各向异性干法刻蚀工艺中刻蚀气体包括氧气。由于第二互连部材料的还原性较弱，使得第二互连部与氧气的结合能力较弱，使得氧气的含量较高。所述刻蚀气体还包括碳氟气体，在所述各向异性干法刻蚀工艺过程中，碳氟气体易生成聚合物，而氧气能够消耗所述聚合物。当氧气的含量较高时，形成于第二通孔侧壁的聚合物消耗更快，则所形成的第二通孔的侧壁与底部的夹角更接近直角，则所形成的第二通孔的底部尺寸与顶部尺寸的差异较小，使所述第二通孔的底部尺寸较大。所述第二通孔用于后续容纳第二互连结构，因此，所述第二互连结构与第二互连部的接触面积较大，有利于降低第二互连结构与第二互连部的接触电阻。附图说明图1至图3是一种半导体结构的形成方法各步骤的结构示意图；图4至图13是本专利技术一实施例的半导体结构的形成方法的各步骤的结构示意图。具体实施方式正如
技术介绍
所述，所述半导体器件的接触电阻较大。图1至图3是一种半导体结构的形成方法各步骤的结构示意图。请参考图1，提供基底100，所述基底100上具有第一介质层101；在所述第一介质层101内形本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一互连部和位于第一互连部上的第三开口；在所述第三开口内形成第二互连部，所述第二互连部材料的还原性弱于第一互连部材料的还原性；在所述第一介质层和第二互连部上形成第二介质层；去除部分第二介质层，在第二介质层内形成第二开口，所述第二开口底部暴露出第二互连部。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一互连部和位于第一互连部上的第三开口；在所述第三开口内形成第二互连部，所述第二互连部材料的还原性弱于第一互连部材料的还原性；在所述第一介质层和第二互连部上形成第二介质层；去除部分第二介质层，在第二介质层内形成第二开口，所述第二开口底部暴露出第二互连部。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一互连部、第三开口和第二互连部的形成步骤包括：在所述第一开口内和第一介质层上形成第一互连部膜，所述第一互连部膜上第一介质层内具有第三开口；在所述第一互连部膜上形成第二互连部膜，部分所述第二互连部膜充满所述第三开口；平坦化所述第二互连部膜和第一互连部膜，直至暴露出第一介质层的顶部表面。3.如权利要求2所述的半导体结构的形成方法，其特征在于，第一互连部膜的形成工艺包括：电镀法；形成所述第一互连部膜之前，还包括：在所述第一开口内和第一介质层上形成第一籽晶层。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第三开口的深度为：50纳米～150纳米；所述第三开口的底部到第一介质层顶部的距离为：10埃～100埃。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一互连部的材料包括：铜。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二互连部的材料包括：金、银、铂、铂钴合金、钴或者钨。7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二互连部的厚度为：10埃～100埃。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口包括：第一通孔和第一沟槽，所述第一通孔和第一沟槽连通；形成所述第一开口之前，所述形成方法还包括：在所述第一介质层上形成第一掩膜层，所述第一掩膜层内具有第一掩膜开口；在所述第一掩膜开口内和第一掩膜层上形成第二掩膜层，所述第二掩膜层内具有第二掩膜开口，所述第二掩膜开口沿平行于基底表面的方向上的尺寸小于第一掩膜开口的尺寸，且所述第二掩膜开口在基底上的投影与第一掩膜开口在基底上的投影至少部分重叠。9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一通孔和第一沟槽的形成步骤包括：以所述第二掩膜层为掩膜，刻蚀部分所述第一介质层，在所述第一介质层内形成第一初始通孔；形成所述第一初始通孔之后，去除第二掩膜层；去除第二掩膜层之后，以所述第一掩膜层为掩膜，刻蚀第一初始通孔顶部周围部分第一介质层，在所述第一介质层内形成所述第一沟槽，并刻...

【专利技术属性】
技术研发人员：袁可方，王梓，周俊卿，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31