The invention provides a manufacturing method and a semiconductor device, which includes: providing a semiconductor substrate to form a gate stacking structure on the semiconductor substrate; performing a first LDD injection to form a first LDD region in the semiconductor substrates on both sides of the gate stacking structure; and etching the first LDD region with the gate stacking structure as a mask to expose the semiconductor. Substrate; perform second LDD injection to form a second LDD region in the semiconductor substrates on both sides of the gate stacking structure; form side wall layers on both sides of the gate stacking structure and the first LDD region; and form grooves in the semiconductor substrates. By adopting the method of the invention, the side wall layer can protect the first LDD region in the process of forming grooves, more LDD regions are retained, the loss of doping dose is improved, and then the carrier mobility is increased, thereby improving the process stability, reducing the series resistance of the source and drain poles, thereby improving the short channel effect and improving the yield and performance of semiconductor devices.
【技术实现步骤摘要】
一种半导体器件的制造方法及半导体器件
本专利技术涉及半导体
,具体而言涉及一种半导体器件的制造方法及半导体器件。
技术介绍
随着半导体器件集成度的持续增加以及与这些器件相关的临界尺寸的持续减小,特别是进行到28nm及其以下技术节点,半导体器件由于极短沟道而凸显了各种不利的物理效应,特别是短沟道效应(ShortChannelEffect,SCE),使得器件性能和可靠性退化,限制了特征尺寸的进一步缩小。通过引入应力源,可以获得更高的沟道迁移性和工作电流,改善器件的短沟道效应,从而提高器件的性能。目前,主要是通过应力层(Stress)工艺、预非晶化注入工艺等工艺,对轻掺杂工艺(LightlyDopedDrain,LDD)进行优化,以提高载流子迁移率和工作电流,改善器件的短沟道效应,从而提高器件的性能。例如,在PMOS(P-Metal-Oxide-Semiconductor,P型金属氧化物半导体)中,由于Ge的半径大于Si的半径,因此源漏区的SiGe可以对沟道产生压应力,并且提高了PMOS的空穴迁移率;另一方面,在NMOS(N-Metal-Oxide-Semiconductor,N型金属氧化物半导体)中,由于C的半径小于Si的半径,因此源漏区的SiC可以对沟道产生拉应力并增强NMOS的电子迁移率。然而目前的形成锗硅层的工艺不稳定,按照同一工艺形成的半导体器件的电阻、电容等的变化性很大,进而导致漏电流、开启电流、关断电流等性能的波动也较大。这主要是由于在刻蚀形成凹槽以及在凹槽中外延锗硅层的过程中,受温度等因素的影响,使得LDD区杂质的扩散不稳定,使得注入的杂质 ...
【技术保护点】
1.一种半导体器件的制造方法,其特征在于,包括以下步骤:提供半导体衬底,在所述半导体衬底上形成栅极堆叠结构;执行第一LDD注入,以在所述栅极堆叠结构两侧的所述半导体衬底中形成第一LDD区;以所述栅极堆叠结构为掩膜,对所述第一LDD区进行刻蚀,至露出所述半导体衬底;执行第二LDD注入,以在所述栅极堆叠结构两侧的所述半导体衬底中形成第二LDD区;在所述栅极堆叠结构及第一LDD区两侧形成侧壁层;在所述半导体衬底中形成凹槽。
【技术特征摘要】
1.一种半导体器件的制造方法,其特征在于,包括以下步骤:提供半导体衬底,在所述半导体衬底上形成栅极堆叠结构;执行第一LDD注入,以在所述栅极堆叠结构两侧的所述半导体衬底中形成第一LDD区;以所述栅极堆叠结构为掩膜,对所述第一LDD区进行刻蚀,至露出所述半导体衬底;执行第二LDD注入,以在所述栅极堆叠结构两侧的所述半导体衬底中形成第二LDD区;在所述栅极堆叠结构及第一LDD区两侧形成侧壁层;在所述半导体衬底中形成凹槽。2.根据权利要求1所述的方法,其特征在于,所述第一LDD注入包括垂直于所述半导体衬底的第一轻掺杂离子注入工艺。3.根据权利要求1所述的方法,其特征在于,所述第二LDD注入包括倾斜于所述半导体衬底的第二轻掺杂离子注入工艺。4.根据权利要求1所述的方法,其特征在于,所述凹槽的顶面不高于所述第一LDD区的底面。5.根据权利要求1所述的方法,其特征在于,所述第一LDD注入的注入离子包括硼或铟,所述第二LDD注入的注入离子包括硼或铟。6.根据权利要求1所述的方法,其特征在于,在所述形成栅极堆叠结构的步骤之后,在所述形成第一LDD区的步骤之前,所述方法还包括对所述半导体衬底中临近所述栅极堆叠结构的区域执行离子注入工艺,以形成离子注入区。7.根据权利要求6所述的方法,其特征在于,所述离子注入工艺包括倾斜于所述半导体衬底的离子注入工艺。8....
【专利技术属性】
技术研发人员:赵猛,
申请(专利权)人:中芯国际集成电路制造上海有限公司,中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。