半导体器件及其形成方法技术

一种半导体器件及其形成方法，方法包括：在底掩膜材料层第一区上形成分立的顶掩膜结构，顶掩膜结构包括顶掩膜层，顶掩膜结构还延伸至边缘区的部分表面；以顶掩膜结构为掩膜，对底掩膜材料层的边缘区以及第三区进行改性处理，在底掩膜材料层的边缘区以及第三区中形成改性层；去除改性层，在底掩膜材料层的边缘区中以及第三区中形成凹槽，且使底掩膜材料层第一区和中间区形成位于相邻凹槽之间的底掩膜层。所述方法简化了图形化的工艺过程。

Semiconductor devices and their formation methods

A semiconductor device and its forming method include: forming a separate top mask structure on the first area of the bottom mask material layer, the top mask structure includes a top mask layer, and the top mask structure extends to a part of the surface of the edge area; using the top mask structure as a mask, modifying the edge area and the third area of the bottom mask material layer, and using the top mask structure as the edge area of the bottom mask material layer. A modified layer is formed in the third zone, and a groove is formed in the edge zone and the third zone of the bottom mask material layer by removing the modified layer, and a bottom mask layer between adjacent grooves is formed in the first zone and the middle zone of the bottom mask material layer. The method simplifies the graphical process.

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
在半导体器件制造的工艺中，图形化过程为一种重要的工艺步骤。图形化过程通常包括：提供待刻蚀材料层；在待刻蚀材料层上形成掩膜层；以所述掩膜层为掩膜刻蚀待刻蚀材料层，在待刻蚀材料层中形成目标图形。在图形化的过程中，掩膜层的图形质量对目标图形的质量有较大的影响。然而，现有的图形化过程的工艺较为复杂。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，以简化图形化的工艺过程。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底，基底上具有底掩膜材料层，底掩膜材料层包括若干第一区，若干第一区沿第一方向和第二方向排列，第一方向和第二方向垂直，沿第一方向排列的相邻第一区之间具有第二区，第二区包括中间区和位于中间区两侧的边缘区，自中间区中心至边缘区中心平行于第一方向，沿第二方向排列的相邻第一区之间具有第三区；在底掩膜材料层第一区上形成分立的顶掩膜结构，顶掩膜结构包括顶掩膜层，顶掩膜结构还延伸至边缘区的部分表面；以顶掩膜结构为掩膜，对底掩膜材料层的边缘区以及第三区进行改性处理，在底掩膜材料层的边缘区以及第三区中形成改性层；去除改性层，在底掩膜材料层的边缘区中以及第三区中形成凹槽，且使底掩膜材料层第一区和中间区形成位于相邻凹槽之间的底掩膜层。可选的，所述顶掩膜结构仅包括顶掩膜层。可选的，所述顶掩膜结构包括顶掩膜层和位于顶掩膜层侧壁的侧墙；所述半导体器件的形成方法还包括：形成改性层后，去除侧墙；去除改性层和侧墙后，去除顶掩膜层。可选的，在去除所述改性层的过程中去除所述侧墙。可选的，去除所述侧墙后，去除所述改性层。可选的，所述顶掩膜层位于第一区上，所述顶掩膜层具有相对的第一侧壁和相对的第二侧壁，第二侧壁的两端分别与相对的第一侧壁连接，第一侧壁与第二方向平行，第二侧壁与第一方向平行；第一侧壁与第一区和边缘区的交界面平行且连接；第一侧壁表面的侧墙位于底掩膜材料层边缘区的部分表面上，第二侧壁表面的侧墙位于底掩膜材料层第一区部分表面上。可选的，所述侧墙的材料包括氧化硅。可选的，所述底掩膜材料层的厚度为50埃～300埃；所述底掩膜材料层的材料包括氮化硅。可选的，所述改性处理的步骤包括：在底掩膜材料层的边缘区以及第三区中掺杂改性离子。可选的，所述改性离子包括氢离子。可选的，所述改性处理的步骤包括：采用等离子体对底掩膜材料层的边缘区以及第三区进行轰击。可选的，所述等离子体包括He等离子体。可选的，所述改性处理的工艺包括定向带状等离子体处理工艺，所述定向带状等离子体处理工艺采用的带状等离子体具有带状延伸方向；所述定向带状等离子体处理工艺的参数包括：采用的气体包括H2，H2的流量为50sccm～500sccm，源射频功率为100瓦～1000瓦，偏置电压为0伏～200伏，腔室压强为5mtorr～100mtorr，注入夹角为5度～25度，时间为10s～600s，所述带状延伸方向和第二方向平行；或者，所述定向带状等离子体处理工艺的参数包括：采用的气体包括He，He的流量为50sccm～500sccm，源射频功率为100瓦～1000瓦，偏置电压为0伏～200伏，腔室压强为5mtorr～100mtorr，注入夹角为5度～25度，时间为10s～600s，所述带状延伸方向和第二方向平行。可选的，刻蚀去除改性层；去除改性层的工艺对改性层的刻蚀速率大于对底掩膜材料层第一区和中间区的刻蚀速率。可选的，去除所述改性层的工艺包括湿刻工艺。可选的，去除改性层的工艺对改性层相对于对底掩膜材料层第一区的刻蚀选择比值为10～100，去除改性层的工艺对改性层相对于对底掩膜材料层中间区的刻蚀选择比值为10～100。可选的，所述顶掩膜层的材料为非晶硅或无定型碳。可选的，所述顶掩膜结构的厚度为170nm～800nm；所述第二区在平行于第一方向上的尺寸为80nm～120nm；所述中间区在平行于第一方向上的尺寸与第二区在平行于第一方向上尺寸的比值为3/10～2/5。可选的，所述基底包括半导体衬底和位于半导体衬底上的待刻蚀材料层；所述半导体器件的形成方法还包括：去除所述改性层后，去除所述顶掩膜层；去除所述顶掩膜层后，以底掩膜层为掩膜刻蚀待刻蚀材料层。本专利技术还提供一种采用上述任意一项方法形成的半导体器件。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的半导体器件的形成方法中，通过对底掩膜材料层的边缘区以及第三区改性后再去除所形成的改性层，从而形成了底掩膜层。在第一方向上相邻底掩膜层之间的距离小于相邻顶掩膜结构之间的距离，使底掩膜层在第一方向上的密度较大，从而克服了单次构图不能达到的光刻极限。由于仅需要形成顶掩膜结构、形成改性层和去除改性层就能实现形成底掩膜层，而无需进行其他的光刻工艺，因此简化了图形化的工艺过程。进一步，去除改性层的工艺对改性层相对于对底掩膜材料层第一区的刻蚀选择比值为10～100，去除改性层的工艺对改性层相对于对底掩膜材料层中间区的刻蚀选择比值为10～100，因此去除改性层的工艺对改性层的刻蚀速率相对于对底掩膜材料层第一区的刻蚀选择比值较大，去除改性层的工艺对改性层相对于对底掩膜材料层中间区的刻蚀选择比值较大，因而对底掩膜材料层第一区以及中间区的刻蚀损耗较小。因此去除改性层的工艺，对底掩膜材料层第一区顶部和底部之间的损耗差异较小，对底掩膜材料层中间区顶部和底部之间的损耗差异较小。而底掩膜层由底掩膜材料层第一区和中间区形成，因此底掩膜层侧壁的边缘粗糙度较小。附图说明图1至图7是本专利技术一实施例中半导体器件形成过程的结构示意图；图8至图11是本专利技术另一实施例中半导体器件形成过程的结构示意图。具体实施方式正如
技术介绍
所述，现有技术形成的半导体器件的工艺较为复杂。一种半导体器件的形成方法，包括：提供待刻蚀材料层；在待刻蚀材料层上形成多个分立的牺牲层；在牺牲层的侧壁形成第一侧墙和第二侧墙，第二侧墙的两端分别与相邻的第一侧墙连接，第二侧墙和第一侧墙呈环状结构；去除第二侧墙；去除第二侧墙后，去除牺牲层；去除牺牲层后，以所述第一侧墙为掩膜刻蚀待刻蚀材料层，在待刻蚀材料层中形成图案。然而，上述方法形成的半导体器件的工艺较为复杂，经研究发现，原因在于：上述方法实现了双重构图，以克服单次构图不能达到的光刻极限。在形成第一侧墙的过程中会在牺牲层的侧壁形成第二侧墙，形成第一侧墙和第二侧墙需要经过沉积相应材料层的工艺和刻蚀相应材料层的工艺。在刻蚀待刻蚀材料层之前，还需要将第二侧墙去除。而去除第二侧墙需要进行形成相应掩膜层、以相应掩膜层为掩膜刻蚀第二侧墙、以及去除相应掩膜层的步骤。可见，需要经过较多的工艺步骤，增加了工艺复杂度。在此基础上，本专利技术提供一种半导体器件的形成方法，在底掩膜材料层第一区上形成分立的顶掩膜结构，顶掩膜结构包括顶掩膜层，顶掩膜结构还延伸至边缘区的部分表面；以顶掩膜结构为掩膜，对底掩膜材料层的边缘区以及第三区进行改性处理，在底掩膜材料层的边缘区以及第三区中形成改性层；去除改性层，在底掩膜材料层的边缘区中以及第三区中形成凹槽，且使底掩膜材料层第一区和中间区形成位于相邻凹槽之间的底掩膜层。所述方法简化了图形化的工艺过程。为使本专利技术的上述目本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，基底上具有底掩膜材料层，底掩膜材料层包括若干第一区，若干第一区沿第一方向和第二方向排列，第一方向和第二方向垂直，沿第一方向排列的相邻第一区之间具有第二区，第二区包括中间区和位于中间区两侧的边缘区，自中间区中心至边缘区中心平行于第一方向，沿第二方向排列的相邻第一区之间具有第三区；在底掩膜材料层第一区上形成分立的顶掩膜结构，顶掩膜结构包括顶掩膜层，顶掩膜结构还延伸至边缘区的部分表面；以顶掩膜结构为掩膜，对底掩膜材料层的边缘区以及第三区进行改性处理，在底掩膜材料层的边缘区以及第三区中形成改性层；去除改性层，在底掩膜材料层的边缘区中以及第三区中形成凹槽，且使底掩膜材料层第一区和中间区形成位于相邻凹槽之间的底掩膜层。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，基底上具有底掩膜材料层，底掩膜材料层包括若干第一区，若干第一区沿第一方向和第二方向排列，第一方向和第二方向垂直，沿第一方向排列的相邻第一区之间具有第二区，第二区包括中间区和位于中间区两侧的边缘区，自中间区中心至边缘区中心平行于第一方向，沿第二方向排列的相邻第一区之间具有第三区；在底掩膜材料层第一区上形成分立的顶掩膜结构，顶掩膜结构包括顶掩膜层，顶掩膜结构还延伸至边缘区的部分表面；以顶掩膜结构为掩膜，对底掩膜材料层的边缘区以及第三区进行改性处理，在底掩膜材料层的边缘区以及第三区中形成改性层；去除改性层，在底掩膜材料层的边缘区中以及第三区中形成凹槽，且使底掩膜材料层第一区和中间区形成位于相邻凹槽之间的底掩膜层。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述顶掩膜结构仅包括顶掩膜层。3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述顶掩膜结构包括顶掩膜层和位于顶掩膜层侧壁的侧墙；所述半导体器件的形成方法还包括：形成改性层后，去除侧墙；去除改性层和侧墙后，去除顶掩膜层。4.根据权利要求3所述的半导体器件的形成方法，其特征在于，在去除所述改性层的过程中去除所述侧墙。5.根据权利要求3所述的半导体器件的形成方法，其特征在于，去除所述侧墙后，去除所述改性层。6.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述顶掩膜层位于第一区上，所述顶掩膜层具有相对的第一侧壁和相对的第二侧壁，第二侧壁的两端分别与相对的第一侧壁连接，第一侧壁与第二方向平行，第二侧壁与第一方向平行；第一侧壁与第一区和边缘区的交界面平行且连接；第一侧壁表面的侧墙位于底掩膜材料层边缘区的部分表面上，第二侧壁表面的侧墙位于底掩膜材料层第一区部分表面上。7.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述侧墙的材料包括氧化硅。8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述底掩膜材料层的厚度为50埃～300埃；所述底掩膜材料层的材料包括氮化硅。9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述改性处理的步骤包括：在底掩膜材料层的边缘区以及第三区中掺杂改性离子。10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述改性离子包括氢离子。11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述改性处理的...

【专利技术属性】
技术研发人员：张海洋，常荣耀，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11