半导体元件的精细岛状图案形成方法技术

技术编号:20518867 阅读:20 留言:0更新日期:2019-03-06 03:11
本发明专利技术公开了一种半导体元件的精细岛状图案形成方法,其包含:在基板上的硬遮罩层上形成第一遮罩柱;形成上缓冲遮罩层至硬遮罩层上以覆盖第一遮罩柱;对上缓冲遮罩层图案化岛状物;分离每个岛状物为次岛状物;蚀刻上缓冲遮罩层以在硬遮罩层上形成第二遮罩柱;蚀刻硬遮罩层由第一遮罩柱与第二遮罩柱所暴露的暴露部位,直到基板的部位被蚀刻;以及移除第一遮罩柱、第二遮罩柱以及硬遮罩层的残留部位。因此,本发明专利技术的半导体元件的精细岛状图案形成方法能够有效地形成线宽或直径小于微影工艺最小解析度的精细岛状图案。

Fine Island Patterns Formation Method for Semiconductor Components

The invention discloses a method for forming fine Island patterns of semiconductor elements, which comprises: forming a first shield column on a hard shield layer on a substrate; forming an upper buffer shield layer to cover the first shield column on a hard shield layer; patterning an island on an upper buffer shield layer; separating each island into a sub-island; etching a buffer shield layer to form a second one on a hard shield layer. Shield pillar; etch the exposed part of hard shield layer exposed by the first shield pillar and the second shield pillar until the part of the substrate is etched; and remove the residual parts of the first shield pillar, the second shield pillar and the hard shield layer. Therefore, the fine island pattern forming method of the semiconductor element of the present invention can effectively form fine Island patterns with line width or diameter less than the minimum resolution of the microlithography process.

【技术实现步骤摘要】
半导体元件的精细岛状图案形成方法
本专利技术是有关于一种半导体元件的精细岛状图案形成方法。
技术介绍
随着半导体元件整合程度的增加,现已发展出各种线宽或直径小于光刻工艺最小解析度的形成精细岛状图案的双重图案化技术。大致上来说,现有两个主要双重图案化技术(DPT):双微影蚀刻(LELE)双重图案化技术以及自对准双重图案化(SADP)技术。双微影蚀刻在工艺开发以及设计流程实施上远较自对准双重图案化成熟,然而自对准双重图案化技术因为其在尖端-尖端(tip-tip)以及尖端-侧(tip-side)上较小的设计规范加上其自对准的本质,使其相较于双微影蚀刻双重图案化技术有较强的尺度变化潜力。
技术实现思路
有鉴于此,本专利技术的一目的在于提供一种半导体元件的精细岛状图案形成方法,该方法能够有效地形成线宽或直径小于微影工艺最小解析度的精细岛状图案。为了达到上述目的,依据本专利技术的一实施方式,一种半导体元件的精细岛状图案形成方法包含在基板上的硬遮罩层上形成第一遮罩柱;形成上缓冲遮罩层至硬遮罩层上以覆盖第一遮罩柱;对上缓冲遮罩层图案化岛状物;分离每个岛状物为次岛状物;蚀刻上缓冲遮罩层以在硬遮罩层上形成第二遮罩柱;蚀刻硬遮罩层由第一遮罩柱与第二遮罩柱所暴露的暴露部位,直到基板的部位被蚀刻;以及移除第一遮罩柱、第二遮罩柱以及硬遮罩层的残留部位。在本专利技术的一实施方式中,前述岛状物在硬遮罩层上的垂直投影是位于第一遮罩柱之间。在本专利技术的一实施方式中,前述形成第一遮罩柱的步骤包含基于阵列形成第一遮罩柱,其中阵列是由第一维度以及第二维度所组成。在本专利技术的一实施方式中,前述形成第一遮罩柱的步骤包含基于阵列等距形成第一遮罩柱。在本专利技术的一实施方式中,前述图案化岛状物的步骤包含基于阵列图案化岛状物,其中阵列是由第一维度以及第三维度组成,其中岛状物于硬遮罩层上的垂直投影以及第一遮罩柱是沿着第一维度以及第三维度排列。在本专利技术的一实施方式中,其中位于第一维度以及第二维度之间夹角约为60度。位于第一维度以及第三维度之间夹角约为90度。在本专利技术的一实施方式中,前述分离岛状物为次岛状物的步骤包含,使每个岛状物的次岛状物沿着第三维度排列。在本专利技术的一实施方式中,前述的第一遮罩柱中沿着第三维度的两相邻者的距离,大于第一遮罩柱中沿着第一维度的两相邻者的距离。在本专利技术的一实施方式中,前述形成第一遮罩柱的步骤包含在硬遮罩层上形成下缓冲遮罩层;在下遮罩层形成贯穿孔;以遮罩材料填充贯穿孔以形成第一遮罩柱;以及移除下缓冲遮罩层。在本专利技术的一实施方式中,前述形成第一遮罩柱的步骤进一步包含,在填充前在贯穿孔内壁形成间隔物。在本专利技术的一实施方式中,前述形成第一遮罩柱的步骤进一步包含在蚀刻上缓冲遮罩层之后以及蚀刻硬遮罩层暴露部位之前,移除填充物。在本专利技术的一实施方式中,前述的形成间隔物的步骤包含,在下缓冲层的顶表面、贯穿孔的内壁上以及硬遮罩层的顶表面形成第一间隔层;以及移除第一间隔层位于下缓冲层的顶表面以及位于硬遮罩层的顶表面上的部位,并且保留第一间隔层位于贯穿孔内壁上的部位。在本专利技术的一实施方式中,前述的形成间隔物的步骤进一步包含在形成上缓冲遮罩层之前,先在硬遮罩层上形成第二间隔层以覆盖第一遮罩柱以及间隔物。在本专利技术的一实施方式中,前述的形成间隔物的步骤进一步包含于蚀刻上缓冲遮罩层之后以及蚀刻基板暴露部位之前,移除间隔物以及第二间隔层。在本专利技术的一实施方式中,前述的形成第一遮罩柱的步骤进一步包含对第一遮罩层与下缓冲遮罩层执行平坦化工艺。在本专利技术的一实施方式中,前述的上缓冲遮罩层的形成是通过旋转涂布执行。综上所述,本专利技术的半导体元件的精细岛状图案形成方法能够有效地形成线宽或直径小于微影工艺最小解析度的精细岛状图案。以上所述仅是用以阐述本专利技术所欲解决的问题、解决问题的技术手段、及其产生的功效等等,本专利技术的具体细节将在下文的实施方式及相关附图中详细介绍。附图说明为让本专利技术的上述和其他目的、特征、优点与实施方式能更明显易懂,现结合附图说明如下:图1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A以及图9A为分别绘示根据本专利技术一些实施方式的形成半导体元件的精细岛状图案形成方法在不同步骤阶段中的俯视图。图1B、图2B、图3B、图4B、图5B、图6B、图7B、图8B以及图9B为绘示本专利技术的实施方式中,分别由图1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A以及图9A中的结构沿着线段A-A’所得的纵剖面图。具体实施方式以下将详细参考本专利技术的多个实施方式,其实施例在附图中绘示出。尽可能地,在附图和说明书中使用相同的元件符号来指代相同或相似的元件。然而,本专利技术的特定结构和功能细节仅仅是为了描述示例性实施方式的目的而具有代表性的,并且因此可以以许多替代形式实现,并且不应被解释为仅限在本专利技术所阐述的示例性实施方式。因此,应当理解,本专利技术并不意图将示例性实施方式限制为所揭示的特定形式。相反地,示例性实施方式将覆盖落入本专利技术公开范围内的所有修改,等同物和替代方案。为了清楚表达,附图中的隔层厚度及区域将可能被夸大,并且在附图的描述中相同的元件将以相同符号表示。此处的第一、第二等的词汇不应限制于其所描述的不同元件。这些词汇不仅止于用于区分单一个元件与另一个元件。譬如说,在不脱离本专利技术的本意下,文中的第一件元件可以被描述为第二元件,同样地,文中的第二元件可以被描述为第一个元件。当一个元件被称为“连接”或“耦接”至另一个元件时,它可以为直接连接或耦接至另一个元件,又或是其中有一个额外元件存在。用于描述元件之间的关系的其他词汇应该以类似的方式来解释(例如,“在…之间”与“直接在…之间”、“相邻”与“直接相邻”,等)。在本专利技术中,除非内文中对于冠词有所特别限定,否则“一”与“该”可泛指单一个或多个。将进一步理解的是,本文中所使用的“包含”、“包含”、“具有”、及“具有”,为指明其所记载的特征、整数、步骤、操作、元件与/或组件,但不排除其所述或额外的其一个或多个其它特征、整数、步骤、操作、元件、组件,与/或其中的群组。此外,相对词汇,如“下”或“底部”与“上”或“顶部”,用来描述文中在附图中所示的一个元件与另一个元件的关系。相对词汇是用来描述装置在附图中所描述之外的不同方位是可以被理解的。例如,如果一个附图中的装置被翻转,元件将会被描述原为位于其它元件之“下”侧将被定向为位于其他元件之“上”侧。例示性的词汇“下”,根据附图的特定方位可以包含“下”和“上”两种方位。同样地,如果一个附图中的装置被翻转,元件将会被描述原为位于其它元件的“下方”或“之下”将被定向为位于其他元件上的“上方”。例示性的词汇“下方”或“之下”,可以包含“上方”和“上方”两种方位。本文是参照剖面附图描述示例性实施方式,这些剖面附图为理想化实施方式(和中间结构)。因此,作为例如制造技术和/或公差的结果的附图的形状的变化是可以预期的。因此,示例性实施方式不应被解释为限在本专利技术所示的区域的特定形状,而是可以包含例如由制造产生的形状的偏差。还应当注意,在一些替代实施方式中,所注意的功能/动作可以不按附图中所示的顺序进行。例如,取决于所涉及的功能/动作,连续示出的两个附图实际上可以基本上同时执行或有时可以以相反的顺序执行。除非另有定本文档来自技高网...

【技术保护点】
1.一种半导体元件的精细岛状图案形成方法,其特征在于,包含:在基板上的硬遮罩层上形成多个第一遮罩柱;形成上缓冲遮罩层至所述硬遮罩层上方以覆盖所述多个第一遮罩柱;对所述上缓冲遮罩层图案化多个岛状物;分离每个所述岛状物为多个次岛状物;蚀刻所述上缓冲遮罩层以在所述硬遮罩层上形成多个第二遮罩柱;蚀刻所述硬遮罩层由所述多个第一遮罩柱与所述多个第二遮罩柱所暴露的暴露部位,直到所述基板的部位被蚀刻;以及移除所述多个第一遮罩柱、所述多个第二遮罩柱以及所述硬遮罩层的残留部位。

【技术特征摘要】
2017.09.05 US 15/695,0271.一种半导体元件的精细岛状图案形成方法,其特征在于,包含:在基板上的硬遮罩层上形成多个第一遮罩柱;形成上缓冲遮罩层至所述硬遮罩层上方以覆盖所述多个第一遮罩柱;对所述上缓冲遮罩层图案化多个岛状物;分离每个所述岛状物为多个次岛状物;蚀刻所述上缓冲遮罩层以在所述硬遮罩层上形成多个第二遮罩柱;蚀刻所述硬遮罩层由所述多个第一遮罩柱与所述多个第二遮罩柱所暴露的暴露部位,直到所述基板的部位被蚀刻;以及移除所述多个第一遮罩柱、所述多个第二遮罩柱以及所述硬遮罩层的残留部位。2.如权利要求1所述的半导体元件的精细岛状图案形成方法,其特征在于,所述多个岛状物位于所述硬遮罩层上的垂直投影是位于所述多个第一遮罩柱之间。3.如权利要求1所述的半导体元件的精细岛状图案形成方法,其特征在于,所述形成所述多个第一遮罩柱包含:基于阵列形成所述多个第一遮罩柱,其中所述阵列是由第一维度以及第二维度所组成。4.如权利要求3所述的半导体元件的精细岛状图案形成方法,其特征在于,所述形成所述多个第一遮罩柱包含:基于所述阵列等距形成所述多个第一遮罩柱。5.如权利要求4所述的半导体元件的精细岛状图案形成方法,其特征在于,所述图案化所述多个岛状物包含:基于阵列图案化所述多个岛状物,其中所述阵列是由所述第一维度以及第三维度所组成,其中所述多个岛状物位于所述硬遮罩层上的垂直投影以及所述多个第一遮罩柱是沿所述第一维度以及所述第三维度排列。6.如权利要求5所述的半导体元件的精细岛状图案形成方法,其特征在于,位于所述第一维度以及所述第二维度之间的夹角为60度,且位于所述第一维度以及所述第三维度之间的夹角为90度。7.如权利要求5所述的半导体元件的精细岛状图案形成方法,其特征在于,所述分离所述多个岛状物包含:使每个所述岛状物的所述多个次岛状物沿所述第三维度排列。8.如权利要求5所述的半导体元件的精细岛状图案形成方法...

【专利技术属性】
技术研发人员:施信益施江林林智清
申请(专利权)人:南亚科技股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1