动态随机存取存储器及其操作方法技术

本公开提供一种动态随机存取存储器DRAM及其操作方法。该DRAM包括一存储器阵列及一控制元件。该存储器阵列包括多个字元线。所述字元线经配置以控制记忆胞。该控制元件经配置以操作所述多个字元线的至少一字元线、得到关于操作该至少一字元线的一信息、并且当该信息满足一条件时，停止维护一数据，其中该数据储存在由该至少一字元线所控制的记忆胞中。

Dynamic Random Access Memory and Its Operation

The present disclosure provides a dynamic random access memory DRAM and its operation method. The DRAM includes a memory array and a control element. The memory array includes multiple character lines. The character lines are configured to control the memory cells. The control element is configured to operate at least one character line of the plurality of character lines, to obtain information about the operation of the at least one character line, and to stop maintaining a data when the information satisfies one piece, where the data is stored in a memory cell controlled by the at least one character line.

【技术实现步骤摘要】
动态随机存取存储器及其操作方法
本公开涉及一种动态随机存取存储器，尤其是指包括被频繁存取的记忆胞的动态随机存取存储器，及其操作方法。
技术介绍
动态随机存取存储器(dynamicrandomaccessmemory，DRAM)是一种随机存取存储器的型态。该种型态的随机存取存储器将每个位元的数据存储在单独的电容器中。最简单的DRAM单元包括单个N型金属氧化物半导体(n-typemetal-oxide-semiconductor，NMOS)晶体管和单个电容器。如果电荷存储在电容器中，则根据所使用的惯例，该单元被称为存储逻辑高。如果不存在电荷，则称该单元存储逻辑低。由于电容器中的电荷随时间消耗，因此DRAM系统需要额外的更新电路来周期性地更新存储在电容器中的电荷。由于电容器只能存储非常有限的电荷量，为了快速区分逻辑1和逻辑0之间的差异，通常每个位元使用两个位元线(bitline，BL)，其中位元线对中的第一位被称为位线真(bitlinetrue，BLT)，另一个是位元线补数(bitlinecomplement，BLC)。单个NMOS晶体管的栅极由字元线(wordline，WL)控制。上文的「现有技术」说明仅是提供
技术介绍
，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文之「现有技术」的任何说明均不应作为本公开的任一部分。
技术实现思路
本公开的一实施例中，提供一种动态随机存取存储器(dynamicrandomaccessmemory，DRAM)。该DRAM包一存储器阵列及一控制元件。该存储器阵列包括多个字元线。所述多个字元线经配置以控制记忆胞。该控制元件经配置以操作所述多个字元线的至少一字元线、得到关于操作该至少一字元线的一信息、并且当该信息满足一条件时，停止维护一数据，其中该数据是储存在由该至少一字元线所控制的记忆胞中。在本公开的一些实施例中，当该信息满足该条件时，该控制元件经配置以通过将该数据覆写为一新数据来停止维护该数据。在本公开的一些实施例中，当该信息满足该条件时，该控制元件经配置以通过改变该数据的一或多个位元来停止维护该数据。在本公开的一些实施例中，该控制元件经配置以得到关于操作该至少一字元线的一时间信息，以及当该时间信息满足一时间条件时，经配置以停止维护该数据。在本公开的一些实施例中，当从一时间点开始所经过的一段时间满足一时间长度时，该控制元件经配置以停止维护该数据，其中该时间信息包括关于该时间点的一信息，其中该控制元件于该时间点操作该至少一字元线，以及其中该时间条件包括该时间长度。在本公开的一些实施例中，当一次数满足一临界次数时，该控制元件经配置以停止维护该数据，其中该次数指的是该至少一字元线于一周期内因应于相同指令被操作的次数，其中该时间信息包括关于该次数的信息，其中该时间条件包括该临界次数。在本公开的一些实施例中，该控制元件经配置以得到关于操作该至少一字元线的一指令型态信息，并且当该指令型态信息满足一型态条件时，经配置以停止维护该数据。在本公开的一些实施例中，该指令型态信息包括关于一第一型态的指令的信息，其中该至少一字元线因应于一第二型态的指令被操作后，该至少一字元线因应于该第一型态的指令被操作。在本公开的一些实施例中，该至少一字元线是一第一字元线，并且所述多个字元线的另一字元线是一第二字元线，其中当该信息满足该条件时，该控制元件经配置以通过停止更新该第一字元线来停止维护该数据，并且继续更新该第二字元线。在本公开的一些实施例中，该至少一字元线是一第一字元线，并且所述字元线的另一字元线是一第二字元线，其中该控制元件经配置以接收到一安全指令和该第一字元线的一位址、将该第一字元线识别为一目标字元线、从该安全命令得到该信息、遮蔽被识别为该目标字元线的该第一字元线、并且当该信息满足该条件时，更新该第二字元线而不更新被屏蔽的该第一字元线。本公开的一实施例中，提供一种方法。该方法包括：操作一字元线，该字元线经配置以控制多个记忆胞；判断关于操作该至少一字元线的一信息是否满足一条件；以及当该信息满足该条件时，停止维护储存在所述多个记忆胞中的一数据。在本公开的一些实施例中，该当该信息满足该条件时，停止维护储存在所述多个记忆胞中的该数据，包括：通过将该数据覆写为一新数据来停止维护该数据。在本公开的一些实施例中，该当该信息满足该条件时，停止维护储存在所述多个记忆胞中的该数据，包括：当该信息满足该条件时，通过改变该数据的一或多个位元来停止维护该数据。在本公开的一些实施例中，该判断关于操作该至少一字元线的该信息是否满足该条件，包括：得到关于操作该至少一字元线的一时间信息；以及判断该时间信息是否满足一时间条件。在本公开的一些实施例中，该得到关于操作该至少一字元线的该时间信息，包括：得到关于一时间点的信息，其中该至少一字元线于该时间点被操作；其中该判断该时间信息是否满足该时间条件，包括：判断从该时间点开始所经过的一段时间是否满足一时间长度。在本公开的一些实施例中，其中该得到关于操作该至少一字元线的该时间信息，包括：得到关于一次数的信息，其中该次数指的是该至少一字元线于一周期内因应于相同指令被操作的次数；其中该判断该时间信息是否满足该时间条件，包括：判断该次数是否满足该临界次数。在本公开的一些实施例中，其中该判断关于操作该至少一字元线的该信息是否满足该条件，包括：得到关于操作该至少一字元线的一指令型态信息；以及判断是否该指令型态信息满足一型态条件。在本公开的一些实施例中，其中该得到关于操作该至少一字元线的该指令型态信息，包括：获得关于一第一型态的指令的信息，其中该至少一字元线因应于一第二型态的指令被操作后，该至少一字元线因应于该第一型态的指令被操作；其中该判断是否该指令型态信息满足该型态条件，包括：判断是否该第一型态符合一预设型态。在本公开的一些实施例中，其中该字元线为一第一字元线，其中该当该信息满足该条件时，停止维护储存在所述多个记忆胞中的该数据，包括：该当该信息满足该条件时，通过停止更新该第一字元线来停止维护该数据；以及该当该信息满足该条件时，继续更新一第二字元线。在本公开的一些实施例中，其中该字元线为一第一字元线，该方法还包括：接收一安全指令；接收该第一字元线的一位址；将该第一字元线识别为一目标字元线；从该安全命令得到该信息；遮蔽被识别为该目标字元线的该第一字元线；以及当该信息满足该条件时，更新一第二字元线而不更新被屏蔽的该第一字元线。在一些应用中，DRAM的拥有者可能希望保护数据免于被泄露出去。例如，拥有者想要保护存储在与字元线相关联的记忆胞中的数据。借助于本公开的方法，拥有者能够通过例如经由主机向控制元件发送命令来设置与字元线上的操作有关的一些条件。当所述条件被满足时，控制元件停止维护与字元线相关的数据。据此，该数据将最终被消除。因此，拥有者可以保护数据不被泄漏出去。上文已相当广泛地概述本公开的技术特征及优点，俾使下文的本公开详细描述得以获得优选了解。构成本公开之权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中技术人员亦应了本文档来自技高网...

【技术保护点】
1.一种动态随机存取存储器DRAM，包括：一存储器阵列，包括多个字元线，所述多个字元线经配置以控制记忆胞；以及一控制元件，经配置以操作所述多个字元线的至少一字元线、得到关于操作该至少一字元线的一信息、并且当该信息满足一条件时，停止维护一数据，其中该数据是储存在由该至少一字元线所控制的记忆胞中。

【技术特征摘要】
2017.08.23 US 15/684,3841.一种动态随机存取存储器DRAM，包括：一存储器阵列，包括多个字元线，所述多个字元线经配置以控制记忆胞；以及一控制元件，经配置以操作所述多个字元线的至少一字元线、得到关于操作该至少一字元线的一信息、并且当该信息满足一条件时，停止维护一数据，其中该数据是储存在由该至少一字元线所控制的记忆胞中。2.如权利要求1所述的DRAM，其中当该信息满足该条件时，该控制元件经配置以通过将该数据覆写为一新数据来停止维护该数据。3.如权利要求1所述的DRAM，其中当该信息满足该条件时，该控制元件经配置以通过改变该数据的一或多个位元来停止维护该数据。4.如权利要求1所述的DRAM，其中该控制元件经配置以得到关于操作该至少一字元线的一时间信息；以及，当该时间信息满足一时间条件时，该控制元件经配置以停止维护该数据。5.如权利要求4所述的DRAM，其中当从一时间点开始所经过的一段时间满足一时间长度时，该控制元件经配置以停止维护该数据，其中该时间信息包括关于该时间点的一信息，其中该控制元件于该时间点操作该至少一字元线，以及其中该时间条件包括该时间长度。6.如权利要求4所述的DRAM，其中当一次数满足一临界次数时，该控制元件经配置以停止维护该数据，其中该次数指的是该至少一字元线于一周期内因应于相同指令被操作的次数，其中该时间信息包括关于该次数的信息，其中该时间条件包括该临界次数。7.如权利要求1所述的DRAM，其中该控制元件经配置以得到关于操作该至少一字元线的一指令型态信息，并且当该指令型态信息满足一型态条件时，经配置以停止维护该数据。8.如权利要求7所述的DRAM，其中该指令型态信息包括关于一第一型态的指令的信息，其中该至少一字元线因应于一第二型态的指令被操作后，该至少一字元线因应于该第一型态的指令被操作。9.如权利要求1所述的DRAM，其中该至少一字元线是一第一字元线，并且所述多个字元线的另一字元线是一第二字元线，其中当该信息满足该条件时，该控制元件经配置以通过停止更新该第一字元线来停止维护该数据，并且继续更新该第二字元线。10.如权利要求1所述的DRAM，其中该至少一字元线是一第一字元线，并且所述多个字元线的另一字元线是一第二字元线，其中该控制元件经配置以接收到一安全指令和该第一字元线的一位址、将该第一字元线识别为一目标字元线、从该安全命令得到该信息、遮蔽被识别为该目标字元线的该第一字元线、并且当该信息满足该条件时，更新该第二字元线而不更新被屏蔽的该第一字元线。11.一种动态随机存取存储器的操作方法，包括：操作一字元线，该字元线经配...

【专利技术属性】
技术研发人员：李忠勋，刘献文，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾,71