集成电路设计和/或制造制造技术

本公开涉及集成电路设计和/或制造。一种生成集成电路的电路块的布局的计算机实现的方法，包括：接收限定电路块的逻辑操作的输入数据；访问提供多个候选单元的单元库；针对输入数据，确定要用于实现电路块的一组单元，单元限定要在基板上制造的电路元件；以及通过以下步骤来生成布局：采用放置布线工具确定该组单元的放置，并且经由确定要在多个金属层内提供的布线路径来执行布线操作以将该组单元的接口端点交互连接，其中，多个金属层包括覆盖单元的最低金属层以及覆盖最低金属层的一个或多个其他金属层，单元的接口端点被提供在最低金属层内；其中，确定布线路径的步骤包括确定一组两个或多个单元的接口端点之间的布线路径。

Integrated Circuit Design and/or Manufacturing

The present disclosure relates to the design and/or manufacture of integrated circuits. A computer implementation method for generating the layout of circuit blocks of integrated circuits includes receiving input data for limiting the logical operation of circuit blocks, accessing cell libraries that provide multiple candidate units, determining a set of units for implementing circuit blocks for input data, limiting the circuit elements to be manufactured on a substrate, and generating the layout by the following steps: The placement of the unit group is determined by the placement wiring tool, and the wiring operation is performed by determining the wiring path to be provided in a plurality of metal layers to interactively connect the interface endpoints of the unit group, in which the plurality of metal layers include the lowest metal layer of the covering unit and one or more other metal layers covering the lowest metal layer, and the interface endpoints of the unit are provided in the lowest gold. Within the generic layer, the steps for determining the routing path include determining the routing path between the interface endpoints of a group of two or more units.

【技术实现步骤摘要】
集成电路设计和/或制造
本公开涉及集成电路设计，例如涉及用于生成这种集成电路的电路块的布局的技术。电路块可代表整体集成电路，或集成电路内的组件。本公开还可包括制造使用这些技术所设计的集成电路。
技术介绍
在半导体集成电路的设计中，已知提供自动化工具，自动化工具使用所计划的电路块的功能性设计以及单元库以生成电路块的布局，功能性设计识别电路块要执行的逻辑操作(例如，设计的门层级电路列表(netlist)或寄存器传输层级(RegisterTransferLevel)表示)，并且单元库提供一组单元(单元限定电路元件，且是用于根据功能性设计来构造电路块布局的“构造块”)。特定而言，自动化工具的形式可以是所谓的放置布线工具(placeandroutetool)，放置布线工具将所需的单元放置在总体布局(或“平面布置图”)内，且随后执行布线操作来确定要在多个金属层内提供的布线路径，以将各个单元交互连接，使得单元将协同执行所需的电路块逻辑操作。随着所需的电路块的复杂度提升，越来越难以在可用的金属层内容纳所有的所需布线路径，且有时为了对所有欲提供的各种布线路径提供足够的空间，电路块所需的面积会大于本来所需的面积。因此，可期望提供改良的技术，以在电路块的布局内容纳所需的布线路径。
技术实现思路
在一种示例布置中，提供一种生成集成电路的电路块的布局的计算机实现的方法，包括：接收限定电路块的逻辑操作的输入数据；访问提供多个候选单元的单元库；针对输入数据，确定要用于实现电路块的一组单元，单元限定要在基板上制造的电路元件；以及通过以下步骤来生成布局：采用放置布线工具确定该组单元的放置，并且经由确定要在多个金属层内提供的布线路径来执行布线操作以将该组单元的接口端点交互连接，其中，多个金属层包括覆盖单元的最低金属层以及覆盖最低金属层的一个或多个其他金属层，单元的接口端点被提供在最低金属层内；其中，确定布线路径的步骤包括：通过在生成的布局中提供(i)在一个或多个其他金属层中覆盖一组两个或多个单元的接口端点的交互连接，和(ii)交互连接与该组两个或多个单元的接口端点之间的通孔连接，来确定该组两个或多个单元的接口端点之间的布线路径。在另一种示例布置中，提供一种生成集成电路的电路块的布局的计算机实现的方法，包括：接收限定电路块的逻辑操作的输入数据；访问提供多个候选单元的单元库；针对输入数据，确定要用于实现电路块的一组单元，单元限定要在基板上制造的电路元件；以及通过以下步骤来生成布局：采用放置布线工具确定该组单元的放置，并且经由确定要在多个金属层内提供的布线路径来执行布线操作以将该组单元的接口端点交互连接，其中，多个金属层包括覆盖单元的最低金属层以及覆盖最低金属层的一个或多个其他金属层，单元的接口端点被提供在最低金属层内；其中，确定布线路径的步骤包括：通过在生成的布局中提供最低金属层内的接口端点之间的交互连接，来确定一组两个或多个单元的接口端点之间的布线路径。在另一种示例布置中，提供一种生成集成电路的电路块的布局的计算机实现的方法，包括：接收限定电路块的逻辑操作的输入数据；访问提供多个候选单元的单元库，每个单元具有相关联表示，相关联表示使用至少两个空间性偏移的屏蔽图样在要制造的多个金属层中的各个金属层内限定各个单元构建；针对输入数据，确定要用于实现电路块的一组单元，单元限定要在基板上制造的电路元件，该组单元包括至少两行单元，其中在一行单元中的单元相对于邻接行单元中的单元是空间性地反转的；以及通过采用放置布线工具确定该组单元的放置来生成布局；其中：生成步骤包括：生成布局，其中空间性偏移的屏蔽图样与针对基板限定的布线网格对齐；以及确定一组单元的确定步骤包括：在多组电性等效候选单元中选择，其中针对一组电性等效单元，电路功能性是相同的，但在至少两个空间性偏移的屏蔽图样中各个单元构建是互换的。在另一种示例布置中，提供一种非暂态存储介质，非暂态存储介质储存单元库，单元库包括限定电路元件的多个候选单元，单元库提供一组或多组电性等效候选单元，其中针对一组电性等效单元，电路功能性是相同的，但电性等效候选单元之间的接口端点的布局不同。在另一种示例布置中，提供一种非暂态存储介质，非暂态存储介质储存单元库，单元库包括限定电路元件的多个候选单元，单元库提供一组或多组电性等效候选单元，其中针对一组电性等效单元，电路功能性是相同的，但在至少两个空间性偏移的屏蔽图样中各个单元构建为互换的。在连同附加图式阅读下文的示例说明之后，将可更显然明了本技术的进一步的方面、特征与优点。附图说明参考附图中示出的实施例，将进一步通过示例的方式来描述本技术，其中：图1是示出根据一个实施例的在生成电路块布局时所使用的组件的框图；图2示意性地示出了根据一个实施例中的在标准单元列内的标准单元的放置；图3示意性地示出了在一个实施例中可提供的各种金属层与相关联的通孔层；图4是示意性地示出在一个实施例中可在单元的第零金属(M0)布局内提供的各种金属区段的示意图；图5示出了NAND门的示例电路元件的输入接脚、输出接脚与内部网络；图6示出了根据一个实施例的可由单元库提供的单元的各种视图；图7示意性地示出了第二金属层M1上的交互连接；图8示意性地示出了最低金属层M0上的交互连接；图9与图10示意性地示出了M1与M0层交互连接；图11与图12示意性地示出了填充单元的使用；图13至图15示意性地示出了电性等效单元的使用；图16示意性地示出了阻隔区域的使用；图17示意性地示出了两行单元；图18示意性地示出了具有偏移M2布线轨的两行单元；图19示意性地示出了多行单元；图20与图21是示出各个方法的示意流程图；图22与图23示意性地示出了非暂态机器可读取存储介质；图24至图26是示出各个方法的示意流程图；并且图27示意性地示出了一种数据处理系统。具体实施方式在参考附图讨论实施例之前，下面提供对于实施例的说明。随着用于制造集成电路的制程缩小至越来越小的尺寸，可以使得执行多个设计约束，以确保制造集成电路的晶圆厂能够获得满意的良率水平。例如在先进CMOS制程中，可对用于制造集成电路的一个或多个金属层施加设计规则。例如，已知对第一(或最低的)金属层(称为第零金属(M0)层)施加设计规则，以确保在M0层内观察到规则网格图样。特定而言，设计规则可要求金属区段被提供在规则网格上，并完全占据网格的指定轨，除了被进行切割以隔离特定金属区段的地方以外。该设计规则约束通常意味着，除了单元所需以形成电力网络、内部网络、或输入接脚与输出接脚的金属区段以外，可提供额外的多余金属区段。通常而言，在制造最终集成电路时，这种多余金属区段保持在电性浮接状态中。随着电路块的复杂度提升，布线路径的复杂度也随之提升，这可使得在可用金属层内提供所有的所需布线路径的工作可能为复杂的。示例实施例提供一种生成集成电路的电路块的布局的计算机实现的方法，包括：接收限定电路块的逻辑操作的输入数据；访问提供多个候选单元的单元库；针对输入数据，确定要用于实现电路块的一组单元，单元限定要在基板上制造的电路元件；以及通过以下步骤来生成布局：采用放置布线工具确定该组单元的放置，并且经由确定要在多个金属层内提供的布线路径来执行布线操作以将该组单元的接口端点交互连接，其中，多个金本文档来自技高网...

【技术保护点】
1.一种生成集成电路的电路块的布局的计算机实现的方法，包括：接收限定所述电路块的逻辑操作的输入数据；访问提供多个候选单元的单元库；针对所述输入数据，确定要用于实现所述电路块的一组单元，所述单元限定要在基板上制造的电路元件；以及通过以下步骤来生成所述布局：采用放置布线工具确定该组单元的放置，并且经由确定要在多个金属层内提供的布线路径来执行布线操作以将该组单元的接口端点交互连接，其中，所述多个金属层包括覆盖所述单元的最低金属层以及覆盖所述最低金属层的一个或多个其他金属层，所述单元的接口端点被提供在所述最低金属层内；其中，确定布线路径的步骤包括：通过在生成的布局中提供(i)在所述一个或多个其他金属层中覆盖一组两个或多个单元的接口端点的交互连接，和(ii)所述交互连接与该组两个或多个单元的接口端点之间的通孔连接，来确定该组两个或多个单元的接口端点之间的布线路径。

【技术特征摘要】
2017.08.30 US 15/690,6031.一种生成集成电路的电路块的布局的计算机实现的方法，包括：接收限定所述电路块的逻辑操作的输入数据；访问提供多个候选单元的单元库；针对所述输入数据，确定要用于实现所述电路块的一组单元，所述单元限定要在基板上制造的电路元件；以及通过以下步骤来生成所述布局：采用放置布线工具确定该组单元的放置，并且经由确定要在多个金属层内提供的布线路径来执行布线操作以将该组单元的接口端点交互连接，其中，所述多个金属层包括覆盖所述单元的最低金属层以及覆盖所述最低金属层的一个或多个其他金属层，所述单元的接口端点被提供在所述最低金属层内；其中，确定布线路径的步骤包括：通过在生成的布局中提供(i)在所述一个或多个其他金属层中覆盖一组两个或多个单元的接口端点的交互连接，和(ii)所述交互连接与该组两个或多个单元的接口端点之间的通孔连接，来确定该组两个或多个单元的接口端点之间的布线路径。2.根据权利要求1所述的方法，其中，提供步骤包括：在覆盖所述最低金属层的次低金属层中提供所述交互连接的至少一部分。3.根据权利要求2所述的方法，其中，提供步骤包括：在覆盖所述次低金属层的所述其他金属层中的另一金属层中提供所述交互连接的至少一部分。4.根据权利要求1所述的方法，其中：所述接口端点包括输入端点与输出端点；以及针对该组两个或多个单元，所述布线路径位于至少一个输入端点与至少一个输出端点之间。5.根据权利要求1所述的方法，其中：所述最低金属层中的接口端点是长形区域，所述长形区域经受设计约束，所述设计约束规定通孔连接与所述长形区域中的一个长形区域的末端的最小间隔；所述次低金属层内的交互连接是长形区域；第一金属层中的长形区域与所述次低金属层中的长形区域位于正交方向；且提供步骤包括：提供通孔连接，所述通孔连接偏移自所述次低金属层中的交互连接的中心纵轴，以不违反所述设计约束。6.根据权利要求1所述的方法，其中，所述多个候选单元包括一组或多组电性等效候选单元，其中，针对一组电性等效单元，所述电路功能性是相同的，但所述电性等效候选单元之间的接口端点的布局不同。7.根据权利要求6所述的方法，其中，确定一组单元的确定步骤包括：针对具有所需单元功能性的给定单元，选择一组电性等效单元中的一个，只要所需单元功能性考虑到所述给定单元的接口端点与一个或多个其他单元的接口端点之间的布线路径的布线。8.根据权利要求1所述的方法，其中，所述最低金属层是第零金属(M0)层。9.根据权利要求1所述的方法，还包括以下步骤：将所述电路块的布局并入集成电路的布局内；以及根据所述集成电路的布局制造所述集成电路。10.一种由权利要求9所述的方法所制造而成的集成电路。11.一种生成集成电路的电路块的布局的计算机实现的方法，包括：接收限定所述电路块的逻辑操作的输入数据；访问提供多个候选单元的单元库；针对所述输入数据，确定要用于实现所述电路块的一组单元，所述单元限定要在基板上制造的电路元件；以及通过以下步骤来生成所述布局：采用放置布线工具确定该组单元的放置，并且经由确定要在多个金属层内提供的布线路径来执行布线操作以将该组单元的接口端点交互连接，其中，所述多个金属层包括覆盖所述单元的最低金属层以及覆盖所述最低金属层的一个或多个其他金属层，所述单元的接口端点被提供在所述最低金属层内；其中，确定布线路径的步骤包括：通过在生成的布局中提供所述最低金属层内的接口端点之间的交互连接，来确定一组两个或多个单元的接口端点之间的布线路径。12.根据权利要求11所述的方法，其中：所述最低金属层中的接口端点是预定定向中的长形区域。13.根据权利要求12所述的方法，其中，所述交互连接包括所述最低金属层中的长形区域，所述长形区域在单元的横向边缘处的接口端点与紧邻单元的横向边缘处的接口端点之间，所述横向边缘是相对于所述预定定向的。14.根据权利要求12所述的方法，其中：所述多个候选单元包括提供单元间距与至少电力轨连续性的至少一个填充单元，该填充单元限定在所述预定定向中的所述最低金属层中的长形填充区域；其中，确定布线路径的步骤包括：在生成的布局中在所述最低金属层中提供交互连接，该交互连接在所述接口端点与中介填充单元的一个或多个长形填充区域之间。15.根据权利要求14所述的方法，其中，针对在一对单元的接口端点之间的布线路径，确定布线路径的步骤包括：在生成的布局中在所述最低金属层内提供交互连接，该交互连接在该对单元中的一个单元的接口端点与所述最...

【专利技术属性】
技术研发人员：珍·卢克·佩洛依，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国,GB