The present disclosure relates to devices and methods for efficiently utilizing address translation caching. An apparatus and method for efficient use of address translation caching are provided. The device has an address translation cache, which has multiple entries, each of which stores address translation data used when converting virtual addresses into corresponding physical addresses of memory systems. Each entry identifies whether the address translation data stored in it is merged or non-merged, and also identifies the page size of the page associated with the address translation data in the memory system. The control circuit performs a lookup operation in the address translation cache in response to the virtual address to generate hit indications for each page size supported by the address translation cache to indicate whether hit has been detected for entries storing the associated page size address translation data.
【技术实现步骤摘要】
用于高效利用地址转换缓存的装置和方法
本公开涉及高效利用地址转换缓存。
技术介绍
已知提供结合诸如转换后备缓冲器(TLB)之类的地址转换缓存以存储与虚拟地址到物理地址的转换有关的地址转换数据的数据处理系统。地址转换数据还可以提供关于正在进行的存储器访问的属性数据,例如,许可数据和存储器属性。尽管提供地址转换缓存对于通过减少所需的慢页面表遍历(pagetablewalk)的数量来提高性能是有用的,但是地址转换缓存本身消耗电路资源。已知在其中多个相邻描述符满足页面对齐标准的情况下创建合并TLB条目。然而,尽管创建合并条目可以允许实现对地址转换缓存资源的更高效的使用,但仍期望高效地管理对这种合并条目进行的处理,以便试图减少可能由于将合并地址转换数据分配到地址转换缓存中而引起的任何性能影响。
技术实现思路
在一个示例配置中,提供了一种装置,包括:地址转换缓存,具有多个条目,每个条目存储在将虚拟地址转换为存储器系统的相应物理地址时所使用的地址转换数据,每个条目被布置为标识存储在其中的地址转换数据是合并地址转换数据还是非合并地址转换数据,并标识存储器系统内与地址转换数据相关联的页面的页面大小;以及控制电路,响应于虚拟地址来在地址转换缓存内执行查找操作以针对地址转换缓存所支持的每个页面大小生成命中指示,以指示是否已经针对存储相关联页面大小的地址转换数据的条目检测到命中;该控制电路被布置为至少根据针对能够与合并地址转换数据相关联的页面大小的每个命中指示来确定合并多命中指示,该合并多命中指示在针对包含合并地址转换数据的条目和包含非合并地址转换数据的条目二者都检测到命中时被设置; ...
【技术保护点】
1.一种装置,包括:地址转换缓存,具有多个条目,每个条目存储在将虚拟地址转换为存储器系统的相应物理地址时所使用的地址转换数据,每个条目被布置为标识存储在其中的所述地址转换数据是合并地址转换数据还是非合并地址转换数据,并标识所述存储器系统内与所述地址转换数据相关联的页面的页面大小;以及控制电路,响应于虚拟地址来在所述地址转换缓存内执行查找操作以针对所述地址转换缓存所支持的每个页面大小生成命中指示,以指示是否已经针对存储相关联页面大小的地址转换数据的条目检测到命中;所述控制电路被布置为至少根据针对能够与合并地址转换数据相关联的页面大小的每个命中指示来确定合并多命中指示,所述合并多命中指示在针对包含合并地址转换数据的条目和包含非合并地址转换数据的条目二者都检测到命中时被设置;所述控制电路还被布置为在所述查找操作已经完成时确定是否已经检测到多个命中,并且在该情况下,参考所述合并多命中指示以确定所述多个命中是否产生自所述地址转换缓存中的合并地址转换数据和非合并地址转换数据二者。
【技术特征摘要】
2017.08.24 US 15/685,1861.一种装置,包括:地址转换缓存,具有多个条目,每个条目存储在将虚拟地址转换为存储器系统的相应物理地址时所使用的地址转换数据,每个条目被布置为标识存储在其中的所述地址转换数据是合并地址转换数据还是非合并地址转换数据,并标识所述存储器系统内与所述地址转换数据相关联的页面的页面大小;以及控制电路,响应于虚拟地址来在所述地址转换缓存内执行查找操作以针对所述地址转换缓存所支持的每个页面大小生成命中指示,以指示是否已经针对存储相关联页面大小的地址转换数据的条目检测到命中;所述控制电路被布置为至少根据针对能够与合并地址转换数据相关联的页面大小的每个命中指示来确定合并多命中指示,所述合并多命中指示在针对包含合并地址转换数据的条目和包含非合并地址转换数据的条目二者都检测到命中时被设置;所述控制电路还被布置为在所述查找操作已经完成时确定是否已经检测到多个命中,并且在该情况下,参考所述合并多命中指示以确定所述多个命中是否产生自所述地址转换缓存中的合并地址转换数据和非合并地址转换数据二者。2.根据权利要求1所述的装置,其中:所述地址转换缓存所支持的页面大小包括不能与合并地址转换数据相关联的一个或多个页面大小;并且所述控制电路被布置为根据所述命中指示的子集来确定所述合并多命中指示,而无需等待在所述查找操作期间生成所述子集之外的至少一个其余的命中指示,每个其余的命中指示与不能与合并地址转换数据相关联的页面大小有关。3.根据权利要求2所述的装置,其中,命中指示的所述子集包括针对能够与合并地址转换数据相关联的页面大小的每个命中指示,以及针对小于能够与合并地址转换数据相关联的任何页面大小的页面大小的至少一个命中指示。4.根据权利要求2所述的装置,其中,所述其余的命中指示与大于能够与合并地址转换数据相关联的任何页面大小的页面大小有关。5.根据权利要求1所述的装置,其中,所述控制电路包括用于执行所述查找操作的求和-寻址-比较电路,以使得每个命中指示在取决于与该命中指示相关联的页面大小的时刻变为可用。6.根据权利要求1所述的装置,其中,每个命中指示包括命中向量,所述命中向量在逐个条目的基础上标识是否已经针对相关联页面大小的地址转换数据检测到命中。7.根据权利要求6所述的装置,其中,所述控制电路被布置为通过以下操作来确定所述合并多命中指示:通过籍由逻辑地组合针对能够与合并地址转换数据相关联的页面大小的每个命中指示的命中向量来生成由标识哪些条目包含合并地址转换数据的信息进行认定的合并命中向量;通过逻辑地组合针对能够与合并地址转换数据相关联的页面大小的每个命中指示的命中向量来生成由标识哪些条目包含非合并地址转换数据的信息进行认定的非合并命中向量,以便生成从其导出所述非合并命中向量的输出向量;以及对所述合并命中向量和非合并命中向量执行归约和组合运算以生成所述合并多命中指示。8.根据权利要求7所述的装置,其中,所述控制电路被布置为通过逻辑地组合所述输出向量和与小于能够与合并地址转换数据相关联的任何页面大小的页面大小相关联的至少一个命中指示的命中向量来生成所述非合并命中向量。9.根据权利要求7所述的装置,其中:标识哪些条目包含合并地址转换数据的所述信息包括在逐个条目的基础上标识该条目是否存储合并地址转换数据的合并条目向量。10.根据权利要求9所述的装置,其中:所述控制电路被布置为通过使用针对能够与合并地址转换数据相关联...
【专利技术属性】
技术研发人员:拉克什·沙吉·莱奥,麦尔斯·罗伯特·杜利,
申请(专利权)人:ARM有限公司,
类型:发明
国别省市:英国,GB
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。