钳位逻辑电路制造技术

一种钳位逻辑电路具有逻辑电路、控制端、电流钳位电路以及输出端。逻辑电路具有至少一结型场效应晶体管。控制端接收输入信号。电流钳位电路具有晶体管和电阻。晶体管的第一端耦接钳位逻辑电路的控制端，晶体管的第二端耦接电阻的第一端，晶体管的控制端耦接参考电压，电阻的第二端耦接到逻辑电路的输入端。钳位逻辑电路的输出端耦接到逻辑电路的输出端。

Clamp logic circuit

A clamping logic circuit has a logic circuit, a control terminal, a current clamping circuit and an output terminal. The logic circuit has at least one junction field effect transistor. The control terminal receives the input signal. Current clamping circuits have transistors and resistors. The first end of the transistor is coupled to the control end of the clamping logic circuit, the second end of the transistor is coupled to the first end of the resistance, the control end of the transistor is coupled to the reference voltage, and the second end of the resistance is coupled to the input end of the logic circuit. The output end of the clamp logic circuit is coupled to the output end of the logic circuit.

【技术实现步骤摘要】
钳位逻辑电路
本专利技术是关于一种钳位逻辑电路(Clamplogiccircuit)，尤指一种可用于高频射频应用的钳位逻辑电路。
技术介绍
随着半导体工艺技术的进展，晶粒(die)中电子组件(例如，晶体管)的密度变得更高，导致电子组件的信号容易受到内部信号及/或外部信号的影响。请参考图1A，图1A是现有技术的逻辑电路(logiccircuit)100的功能方块图。输入信号S1经由输入端A输入到逻辑电路100。寄生电容Cp1(parasiticcapacitor)存在于逻辑电路100和射频装置之间，而来自射频装置的外部交流(alternatingcurrent；AC)信号Sr(例如：射频信号)可以经由寄生电容Cp1传送到输入端A，以致于逻辑电路100可能会因外部交流信号Sr的干扰而异常地操作。例如，逻辑电路100的输出端B的逻辑电平的转换(transition)(例如：从高电平到低电平或从低电平到高电平)可能会异常。此外，由于逻辑电路100的电子特性，逻辑电路100可能消耗大量功率。请参考图1B，图1B是依据图1A中从输入端A流入逻辑电路100的电流I与输入信号S1的电压电平的关系图。当输入信号S1的电压电平大于1伏特时，从输入端A流入逻辑电路100的电流I随着输入信号S1电位的增加而增加，造成逻辑电路100消耗过多的功率。
技术实现思路
在本专利技术的一实施例提供了一种钳位逻辑电路(Clamplogiccircuit)。钳位逻辑电路包含逻辑电路、控制端、电流钳位电路以及输出端。逻辑电路包含至少一结型场效应晶体管(JunctionField-EffectTransistor；JFET)。控制端用以接收一输入信号。电流钳位电路包含第一晶体管及第一电阻。第一晶体管的第一端耦接钳位逻辑电路的控制端，第一晶体管的第二端耦接第一电阻的第一端，第一晶体管的控制端耦接一参考电压，而第一电阻的第二端耦接逻辑电路的输入端。钳位逻辑电路的输出端耦接到逻辑电路的输出端。附图说明图1A是现有技术的逻辑电路的功能方块图。图1B是依据现有技术图1A中从输入端流入逻辑电路的电流与输入信号的电压电平的关系图。图2A是本专利技术一实施例的钳位逻辑电路的功能方块图。图2B是依据本专利技术图2A中从控制端流入钳位逻辑电路的电流钳位电路的电流与输入信号的电压电平的关系图。图3是本专利技术另一实施例的钳位逻辑电路的电路图。图4是本专利技术另一实施例的钳位逻辑电路的电路图。图5A至图5C是本专利技术的不同实施例的钳位逻辑电路的电流钳位电路的高阻抗网络的电路图。图6A至图6C是本专利技术的不同实施例的钳位逻辑电路的电路图。图7A是依据本专利技术图6B中从控制端流入钳位逻辑电路的电流钳位电路的电流与输入信号的电压电平之间的关系图。图7B是依据本专利技术图6C中从控制端流入钳位逻辑电路的电流钳位电路的电流与输入信号的电压电平之间的关系图。图8是本专利技术另一实施例的钳位逻辑电路的电路图。图9A至图9C是本专利技术的不同实施例的钳位逻辑电路的低通滤波器的电路图。图10A至图10C是本专利技术的不同实施例的钳位逻辑电路的电路图。【符号说明】100、220、320逻辑电路200、300、400、800、900、1000、钳位逻辑电路1300、1400、1500、1600210、310、410电流钳位电路420、420A、420B、420C高阻抗网络530、530A、530B、530C低通滤波器610、610A、610B直流偏移电路620、620A、620B、720B整流装置710、720、730、740高通滤波器A、E输入端a、N1、N3、B1第一端B、F输出端b、N2、N4、B2第二端C、C1、C2、C3、C4、Ca电容Cp1、Cpa、Cpb寄生电容D1、D2二极管I电流L、L1电感Nc、Nc2控制端R、R1、R2、Ra电阻S1输入信号Sr外部交流信号T1、Q晶体管T2以二极管形式连接的晶体管Ta、Tb结型场效应晶体管VDD、Vr参考电压具体实施方式以下示例性的实施例将随着参考附图进行详细的说明，以便使本领域具有通常知识者可以轻易地实现本专利技术。本专利技术的构思可以以各种形式实施，而不限于本说明书中所阐述的示例性实施例。公知的技术部分将予以省略以使本专利技术的重点技术特征能更为清楚，而相同或相似的组件符号用以标记表示相同或相似的组件。请参考图2A，图2A是本专利技术一实施例的钳位逻辑电路200的功能方块图。钳位逻辑电路200包含输入端A、电流钳位电路(currentclampcircuit)210、逻辑电路(logiccircuit)220以及输出端B。输入端A作为钳位逻辑电路200的控制端(也即本专利技术以下实施例中提及的钳位逻辑电路200的控制端A也即输入端A)，用以接收输入信号S1。输入信号S1可以是直流(direct-current；DC)信号或数字信号。逻辑电路220的输入端E耦接到电流钳位电路210，而逻辑电路220的输出端F耦接到钳位逻辑电路200的输出端B。此外，寄生电容Cp1存在于钳位逻辑电路200与射频装置之间，而来自射频装置的外部交流信号Sr(例如：射频信号)经由寄生电容Cp1传送到控制端A。在直流(DC)分析的情况下，电流钳位电路210用以钳位从控制端A流入电流钳位电路210的电流I。由于电流钳位电路210的存在，从控制端A流入钳位逻辑电路200的最大电流会受到限制。请参考图2B，图2B是依据本专利技术图2A中从控制端A流入钳位逻辑电路200的电流钳位电路210的电流I与输入信号S1的电压电平的关系图。如图2B所示，从控制端A流入钳位逻辑电路200的最大电流不超过一最大电流值(例如：20微安培(μA))。因此，钳位逻辑电路200的功率消耗小于逻辑电路100的功率消耗。请参考图3，图3是本专利技术另一实施例的钳位逻辑电路300的电路图。钳位逻辑电路300包含逻辑电路320、控制端A、电流钳位电路310以及输出端B。逻辑电路320的输入端E耦接到电流钳位电路310，而逻辑电路320的输出端F耦接到钳位逻辑电路300的输出端B。逻辑电路320可以是反相器(inverter)，并且可以包含至少一结型场效应晶体管(JunctionField-EffectTransistor；JFET)。在本实施例中，逻辑电路320包含电阻Ra和复数个结型场效应晶体管Ta和Tb。结型场效应晶体管Ta的第一端耦接到参考电压VDD，结型场效应晶体管Ta的第二端耦接到电阻Ra的第一端，而结型场效应晶体管Ta的控制端耦接到电阻Ra的第二端以及逻辑电路320的输出端F。结型场效应晶体管Tb的第一端耦接到电阻Ra的第二端以及逻辑电路320的输出端F，结型场效应晶体管Tb的第二端耦接到参考电压Vr，而结型场效应晶体管Tb的控制端耦接到逻辑电路320的输入端E。参考电压VDD可以是一可变电压，而参考电压Vr可以是一恒定电压。例如，参考电压VDD可以是电源电压，而参考电压Vr可以是接地电压。在本专利技术的实施例中，结型场效应晶体管Ta及Tb可以是假晶高速电子迁移率晶体管(pseudomorphichigh-electron-mobilitytransistors；pHEMT)。在本专利技术的另一实施例中，结型场效应晶体管Ta可以是耗尽型(depleti本文档来自技高网...

【技术保护点】
1.一种钳位逻辑电路，其特征在于，包含：一逻辑电路，包含至少一结型场效应晶体管；一控制端，用以接收一输入信号；一电流钳位电路，包含一第一晶体管及一第一电阻，该第一晶体管的一第一端耦接该钳位逻辑电路的该控制端，该第一晶体管的一第二端耦接该第一电阻的一第一端，该第一晶体管的一控制端耦接一参考电压，该第一电阻的一第二端耦接该逻辑电路的一输入端；以及一输出端，耦接到该逻辑电路的一输出端。

【技术特征摘要】
2017.08.25 US 62/549,968;2018.08.13 US 16/102,6851.一种钳位逻辑电路，其特征在于，包含：一逻辑电路，包含至少一结型场效应晶体管；一控制端，用以接收一输入信号；一电流钳位电路，包含一第一晶体管及一第一电阻，该第一晶体管的一第一端耦接该钳位逻辑电路的该控制端，该第一晶体管的一第二端耦接该第一电阻的一第一端，该第一晶体管的一控制端耦接一参考电压，该第一电阻的一第二端耦接该逻辑电路的一输入端；以及一输出端，耦接到该逻辑电路的一输出端。2.如权利要求1所述的钳位逻辑电路，其特征在于，其中该电流钳位电路还包含一高阻抗网络，耦接在该第一晶体管的该控制端和该参考电压之间，该高阻抗网络包含一电阻、一晶体管或一电感。3.如权利要求2所述的钳位逻辑电路，其特征在于，还包含一第一电容，该第一电容的一第一端耦接在该逻辑电路的该输入端和该第一电阻的该第二端之间，该第一电容的一第二端耦接该参考电压，其中该第一电容与该第一电阻形成一第一低通滤波器。4.如权利要求3所述的钳位逻辑电路，其特征在于，还包含一直流偏移电路，耦接于该钳位逻辑电路的该控制端与该第一晶体管的该第一端之间。5.如权利要求4所述的钳位逻辑电路，其特征在于，其中该直流偏移电路包含一第一整流装置，该第一整流装置的一第一端耦接至该钳位逻辑电路的该控制端，该第一整流装置的一第二端耦接至该第一晶体管的该第一端。6.如权利要求5所述的钳位逻辑电路，其特征在于，其中该第一整流装置包含一以二极管形式连接的晶体管，该以二极管形式连接的晶体管的一第一端和该以二极管形式连接的晶体管的一控制端彼此耦接并耦接到该钳位逻辑电路的该控制端，该以二极管形式连接的晶体管的一第二端耦接到该第一晶体管的该第一端。7.如权利要求6所述的钳位逻辑电路，其特征在于，还包含一第一高通滤波器、一第二高通滤波器及一第三高通滤波器中的至少其中之一，其中该第一高通滤波器耦接在该第一晶体管的该第一端和该第一晶体管的该第二端之间，该第二高通滤波器耦接在该以二极管形式连接的晶体管的该第一端和该以二极管形式连接的晶体管的该第二端之间，该第三高通滤波器耦接在该第一晶体管的该控制端和该以二极管形式连接的晶体管的该控制端之间。8.如权利要求7所述的钳位逻辑电路，其特征在...

【专利技术属性】
技术研发人员：陈智圣，彭天云，
申请(专利权)人：立积电子股份有限公司，
类型：发明
国别省市：中国台湾,71