CMOS工艺偏斜传感器制造技术

本文描述的各种实现针对一种集成电路。该集成电路可以包括操作以提供驱动电流的转换器电路。该集成电路可以包括具有多个驱动强度器件的工艺检测器电路，该多个驱动强度器件由来自转换器电路的驱动电流驱动。多个驱动强度器件可以基于驱动电流提供多个驱动强度信号。该集成电路可以包括具有比较器的比较器电路，该比较器接收来自多个驱动强度器件的多个驱动强度信号，检测多个驱动强度信号之间的电压差，并基于检测到的电压差提供输出信号。

CMOS Process Deflection Sensor

The various implementations described in this paper are for an integrated circuit. The integrated circuit may include a converter circuit that operates to provide driving current. The integrated circuit may include a process detector circuit with a plurality of driving intensity devices driven by driving currents from the converter circuit. Multiple driving intensity devices can provide multiple driving intensity signals based on driving current. The integrated circuit may include a comparator circuit with a comparator that receives multiple driving intensity signals from multiple driving intensity devices, detects voltage differences between multiple driving intensity signals, and provides an output signal based on the detected voltage differences.

【技术实现步骤摘要】
CMOS工艺偏斜传感器
技术介绍
本部分旨在提供与理解本文所描述的各种技术相关的信息。正如本部分的标题所暗示的那样，这是对相关技术的讨论，绝不应暗示其是现有技术。通常，相关技术可以被视作是或可以不被视作是现有技术。因此，应理解的是，应该从这个角度来理解本部分中的任何陈述，而不是作为对现有技术的任何承认。一般情况下，在单个芯片上设置有计算系统的各组件的集成电路(IC)通常是指片上系统(SoC)。SoC是被制造成具备在单个芯片衬底上的数字、模拟、混合信号和/或射频(RF)能力。SoC应用因为其低功耗以及在嵌入式系统中影响最小面积而对于移动电子设备是有用的。由于在布局上更加密集，SoC器件可能会具有比其他类型的逻辑电路更高的缺陷密度，并且为了改善SoC器件的操作功能性，应该对SoC器件进行测试，以评估SoC器件的工艺变化。附图说明本文中参考附图描述了各种技术的实现。然而，应该理解的是，附图仅示出了本文描述的各种实现，并不意味着限制本文描述的各种技术的实施例。图1示出了根据本文描述的各种实现的具有工艺传感器的芯片电路的框图。图2至图3示出了根据本文描述的各种实现的工艺传感器的各种框图。图4至图5示出了根据本文描述的各种实现的工艺传感器的各种示意图。图6示出了根据本文描述的各种实现的另一工艺传感器的框图。图7至图8示出了根据本文描述的各种实现的用于制造工艺传感器的方法的各种工艺流程图。具体实施方式本文现将参考图1至图8更详细地描述工艺偏斜传感器(或工艺偏斜检测器)的各种实现。图1示出了根据本文所描述的实现的具有工艺传感器120的片上系统(SoC)电路102的框图100。SoC电路102可以被实现为具有各种核心组件电路的集成电路(IC)，这些核心组件电路包括CPU核心电路104、存储器电路106(例如SRAM和/或其他类型的存储器)、输入/输出(IO)电路108、各种逻辑电路110、112、无线电电路114(例如射频(RF)组件)以及能量管理电路118。在某些情况下，一些电路块(例如IO电路108)可以包括附加电路，如锁相环(PLL)电路116。此外，SoC电路102可以用作各种电子和移动应用的嵌入式系统。在某些情况下，SoC电路102及其组件可以被实现为单个芯片。存储器电路106可以包括存储器单元阵列，该存储器单元阵列具有以行和列的二维(2D)阵列布置的多个存储器单元。存储器电路106可以被实现为IC，并且存储器电路106可以包括支持电路，例如输出多路复用电路。存储器单元可以被称为位单元，并且每个存储器单元可以配置为存储至少一个数据位值(例如，与存储逻辑0或1有关)。存储器单元阵列的存储器单元可以用SRAM电路实现。在某些情况下，每个存储器单元可以包括多晶体管SRAM单元，其包括各种类型的SRAM单元，例如6TCMOSSRAM和/或其他类型的CMOSSRAM单元，例如每位4T、8T、10T或更多晶体管。如图所示，SoC电路102包括混合信号构建块104、106、108、110、112、114、118，它们的性能可取决于每个块内晶体管的行为。这些晶体管可以是PMOS或NMOS并且可以具有相反或类似的变化，这些变化可以改变CPU、存储器和模拟组件中某些关键构建块的功能。为了监视硅上晶体管器件行为的状况，可以策略性地将工艺偏斜传感器120放置在SoC电路102上，如图1所示。因此，某些电路块104、106、108、114可以包括一个或多个工艺传感器120，工艺传感器120可以包括具有多种类型的晶体管(例如，NMOS、PMOS)的工艺传感器(或检测器)电路。工艺传感器120可以被称为工艺检测器。在某些情况下，工艺传感器(或检测器)电路的晶体管可以制作在同一晶片(或其一部分)上(即，相同的集成电路)，从而使得工艺检测器检测到(或感测到)该同一晶片上电路块104、106、108、114的偏斜。工艺传感器120可以与能量管理单元118耦接耦接和/或通信。在一些实现中，检测(或感测)工艺变化可以包括检测SoC电路102的电路块104、106、108、114的全局互补金属氧化物半导体(CMOS)工艺变化。此外，检测工艺变化可以包括当晶体管检测到工艺变化已经充分偏斜到SF、FS、FF、SS工艺点时，检测各个工艺点。工艺点的这种命名约定指的是针对工艺点的第一位置和第二位置。例如，SF工艺点是指在第一位置(S)中检测到较慢的P型MOS晶体管并在第二位置(F)中检测到较快的N型MOS晶体管。在另一种情况下，检测工艺变化还可以包括当第二晶体管检测到工艺变化已经充分地偏斜到FS工艺点时，检测另一个工艺点。在这种情况下，FS工艺点是指在第一位置(F)检测到较快的P型MOS晶体管并在第二位置(S)检测到较慢的N型MOS晶体管。这种‘S’和‘F’的约定可以由晶片代工厂用来对MOS晶体管制作中的变化效果进行建模。在某些情况下，在特定晶体管缓慢(S)的工艺拐点处，晶体管的阈值电压(Vt)可以被建模为高于典型的Vt，由此包括了一种或多种或者所有制作效果(变化)，所述效果可以比通常可能预期的效果更减小晶体管的漏极电流。在一些其他情况下，在特定晶体管快速(F)的工艺拐点处，晶体管的阈值电压(Vt)可以被建模为低于典型的Vt，由此包括了一种或多种或所有的制作效果(变化)，所述效果可以将晶体管的漏极电流增加到高于通常可能预期的漏极电流。由于布局密集，某些电路块104、106、108、114可以具有比SoC电路102的其他逻辑电路110、112更高的缺陷密度。为了评估电路块104、106、108、114的产量，工艺传感器120可以用于检测和分析电路块104、106、108、114的工艺变化。例如，工艺传感器120可以提供电路，当该电路检测到全局CMOS工艺已经充分偏斜到特定的工艺点(例如，SF(较慢PMOS/较快NMOS)工艺点)时，该电路提供输出信号，例如数字1位输出信号。在一些其他情况下，也可以以类似的拓扑结构利用FS(较快PMOS/较慢NMOS)工艺点检测。因此，可以提供偏斜工艺传感器IC拓扑结构，以便嵌入到某些电路块104、106、108、114中，其可以增强SoC电路102的功率、性能和面积(PPA)。本文描述的各种实现涉及并针对CMOS工艺偏斜传感器，这种传感器检测SoC电路中PMOS和NMOS器件驱动电流的强度。CMOS工艺偏斜传感器可以包括各种电路，例如用于检测SF或FS偏斜拐点(SF＝慢P，快N；FS＝快P，慢N的传感器和/或用于检测FF或SS偏斜拐点的另一传感器，以确定硅的快慢量值(或速率)。图2至图3示出了根据本文描述的各种实现的工艺传感器的各种框图。具体地，图2示出了工艺传感器220的框图200，而图3示出了另一工艺传感器320的另一框图300。如图2所示，工艺传感器220可以包括转换豁电路222，转换器电路222操作以提供驱动电流(或驱动电压)，例如参考电流REF(或参考电压)。转换器电路222可以包括数模转换器(DAC)。工艺传感器220可以包括工艺检测器电路224，工艺检测器电路224接收参考电流(或电压)REF并操作以提供电压感测信号Vsen。工艺传感器220可以包括比较器电路226，比较器电路226接收电压感测信号V本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：转换器电路，所述转换器电路操作以提供驱动电流；工艺检测器电路，所述工艺检测器电路具有由来自所述转换器电路的所述驱动电流驱动的多个驱动强度器件，其中所述多个驱动强度器件基于所述驱动电流提供多个驱动强度信号；以及比较器电路，所述比较器电路具有比较器，所述比较器接收来自所述多个驱动强度器件的所述多个驱动强度信号，检测所述多个驱动强度信号之间的电压差，并基于检测到的电压差提供输出信号。

【技术特征摘要】
2017.08.30 US 15/691,7221.一种集成电路，包括：转换器电路，所述转换器电路操作以提供驱动电流；工艺检测器电路，所述工艺检测器电路具有由来自所述转换器电路的所述驱动电流驱动的多个驱动强度器件，其中所述多个驱动强度器件基于所述驱动电流提供多个驱动强度信号；以及比较器电路，所述比较器电路具有比较器，所述比较器接收来自所述多个驱动强度器件的所述多个驱动强度信号，检测所述多个驱动强度信号之间的电压差，并基于检测到的电压差提供输出信号。2.根据权利要求1所述的集成电路，其中，所述集成电路包括工艺偏斜传感器，并且其中，所述工艺偏斜传感器包括互补金属氧化物半导体(CMOS)工艺偏斜传感器。3.根据权利要求1所述的集成电路，其中，所述转换器电路包括数模转换器(DAC)，并且其中，所述DAC作为电流镜操作，以提供所述驱动电流。4.根据权利要求1所述的集成电路，其中，所述比较器包括模拟比较器，并且其中，所述检测到的电压差与所述多个驱动强度信号之间的强度差有关，并且其中，所述输出信号指示所述多个驱动强度信号之间的所述强度差。5.根据权利要求1所述的集成电路，其中，所述多个驱动强度器件被实现为多个工艺偏斜检测器，并且其中，所述多个工艺偏斜检测器包括第一工艺偏斜检测器和第二工艺偏斜检测器。6.根据权利要求5所述的集成电路，其中，所述第一工艺偏斜检测器利用在饱和区域中操作的p型金属氧化物半导体(PMOS)晶体管来检测所述驱动电流的强度，并且其中，所述第一工艺偏斜检测器基于所述PMOS晶体管的检测到的驱动强度向所述比较器提供第一驱动强度信号，并且其中，所述第二工艺偏斜检测器利用在饱和区域中操作的n型MOS(NMOS)晶体管检测所述驱动电流的强度，并且其中，所述第二工艺偏斜检测器基于所述NMOS晶体管的检测到的驱动强度向所述比较器提供第二驱动强度信号。7.根据权利要求6所述的集成电路，其中，所述比较器接收所述第一驱动强度信号和所述第二驱动强度信号，并且其中，如果来自所述PMOS晶体管的所述第一驱动强度信号强于来自所述NMOS晶体管的所述第二驱动强度信号，则来自所述比较器的所述输出信号是与逻辑一(1)电压值有关的高电压信号，并且其中，如果来自所述NMOS晶体管的所述第二驱动强度信号强于来自所述PMOS晶体管的所述第一驱动强度信号，则所述比较器的所述输出信号是与逻辑零(0)电压值有关的低电压信号。8.根据权利要求6所述的集成电路，其中，所述PMOS晶体管耦接为二极管，并且其中，所述NMOS晶体管耦接为二极管。9.根据权利要求6所述的集成电路，其中，所述PMOS晶体管和所述NMOS晶体管具有类似的驱动强度。10.根据权利要求5所述的集成电路，其中，所述多个工艺偏斜检测器包括第三工艺偏斜检测器，所述第三工艺偏斜检测器具有使用所述驱动电流在线性区域中操作的多个晶体管，并且其中，所述第三工艺偏斜检测器基于所述多个晶体管的检测到的驱动强度向所述比较器提供第三驱动强度信号。11.根据权利要求10所述的集成电路，其中，所述比较器接收所述第三驱动强度信号和参考电压信号，并且其中，如果来自所述多个晶体管的所述第三驱动强度信号强于所述参考电压信号的强度，则来自所述比较器的所述输出信号是与逻辑一(1)电压值有关的高电压信号，并且其中，如果所述参考电压信号的所述强度强于来自所述多个晶体管的所述第三驱动强度信号，则所述比较器的所述输出信号是与逻辑零(0)电压值有关的低电压信号。12.一种工艺偏斜传感器，包括：数模转换器(DAC)，所述数模转换器操作以提供驱动电流；第一工艺偏斜检测器，所述第一工艺偏斜检测器利用在饱和区域中操作的p型金属氧化物半导体(PMOS)晶体管来检测所述驱...

【专利技术属性】
技术研发人员：巴尔·S·桑杜，乔治·麦克尼尔·拉蒂摩尔，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国,GB