半导体用密封材料制造技术

提供一种半导体用密封材料，其能够降低半导体晶片及半导体封装、尤其是扇出型的晶片级封装(FO‑WLP)中的晶片或封装的翘曲。一种半导体用密封材料，其为至少包含热固性成分(A)和活性能量射线固化性成分(B)的半导体用密封材料，其特征在于，对于在不暴露于活性能量射线的环境下于150℃进行了10分钟加热处理后的半导体用密封材料，在25℃、以1J/cm

Sealing Materials for Semiconductors

A sealing material for semiconductor is provided, which can reduce wafer or package warpage in semiconductor wafer and semiconductor packaging, especially in fan-out wafer-level packaging (FO WLP). A sealing material for semiconductors is a sealing material for semiconductors containing at least thermosetting component (A) and active energy ray curing component (B). The characteristics of the sealing material are as follows: for semiconductors heated for 10 minutes at 150 C without exposure to active energy ray, the sealing material for semiconductors is at 25 C and at 1J/cm.

【技术实现步骤摘要】
【国外来华专利技术】半导体用密封材料
本专利技术涉及半导体用密封材料，更详细而言，涉及外部连接用电极的配置区域大于半导体的平面尺寸的扇出(Fan-out)型的晶片级封装用的半导体用密封材料。
技术介绍
近年来，在半导体电路等领域中小型化的要求逐渐提高，为了应对该要求，半导体电路有时被安装为接近其芯片尺寸的封装(ChipSizePackage，芯片尺寸封装)。作为实现芯片尺寸封装的手段之一，提出了以晶片级接合并进行片断化的被称为晶片级封装(WaferLevelPackage，以下有时简称为WLP)的封装方法。WLP能有助于低成本化、小型化，因此受到关注。WLP以倒装方式安装在形成有电极的电路基板上。另外，伴随着半导体芯片的小型化、高集成化，半导体芯片的外部连接用的电极(端子、凸块)的数量具有增多的趋势，因此，半导体芯片的外部连接用的电极的间距具有减小的趋势。但是，将以微细间距形成有凸块的半导体芯片直接安装到电路基板上未必容易。对于上述课题，提出了以下方案：以接触半导体芯片的外周或一部分区域的方式形成半导体用密封材料的区域，在半导体用密封材料的区域也设置有与电极连接的再布线层，增大凸块的间距。这种WLP由于使凸块的配置区域的尺寸大于半导体芯片的尺寸，因此被称为扇出型晶片级封装(以下，有时简称为FO-WLP)。在FO-WLP中，半导体芯片被半导体用密封材料埋入。半导体芯片的电路面露在外侧，形成半导体芯片与半导体用密封材料的边界。在埋入半导体芯片的半导体用密封材料的区域也设置与半导体芯片的电极连接的再布线层，凸块藉由再布线层而与半导体芯片的电极电连接。该凸块的间距可以设定成大于半导体芯片的电极的间距。另外，还考虑了不仅是半导体芯片、还将多个电子部件收纳于一个封装内，或者将多个半导体芯片埋入半导体用密封材料中而形成一个半导体部件。在这种封装中，多个电子部件被半导体用密封材料埋入。在埋入多个电子部件的半导体用密封材料设置与电子部件的电极连接的再布线层，凸块藉由再布线层而与电子部件的电极电连接。该情况下，也是凸块的配置区域的尺寸大于半导体芯片的尺寸，因此能够称为FO-WLP。在这种封装中，通常在支撑体上设置一定的间隔配置半导体芯片或电子部件，并利用半导体用密封材料埋入，使密封材料加热固化后，从支撑体剥离，制作模拟晶片。接着，从模拟晶片的半导体芯片电路面到扩张后的半导体用密封材料区域，形成再布线层。如此，能够使凸块的间距设定成大于半导体芯片的电极的间距。如上所述，WLP、FO-WLP具有由不同材料构成的层层叠而成的结构，因此，在封装的形成工序中半导体晶片或半导体芯片有时会产生翘曲，对生产率、品质产生影响，因此采取了各种对策。例如，专利文献1中公开了一种使用液态密封树脂组合物制作的半导体封装，其能够抑制在WLP中导致生产率降低的模拟晶片的翘曲；专利文献2中公开了一种能够抑制翘曲量的电子部件密封用树脂片。另外，专利文献3～5中公开了适合于WLP的树脂组合物，其对于大口径且薄膜的晶片也能将晶片一并进行成型(晶片成型)，同时在成型后具有能够抑制晶片翘曲的良好的晶片保护性能。另外，为了抑制晶片的翘曲尝试了调整支撑体的厚度、无机填料的含量(专利文献6)；或者使用具有多层的层叠结构的密封材料(专利文献7、8)。另外，提出了下述方案：调整密封树脂的硬度，抑制翘曲(专利文献9)；着眼于密封树脂的储能模量，使用能够缓和由作为翘曲产生原因的半导体芯片与密封材料的热膨胀系数差所产生的热应力的树脂密封材料(专利文献10)。现有技术文献专利文献专利文献1：日本特开2012-209453号公报专利文献2：日本特开2014-36097号公报专利文献3：日本特开2013-95915号公报专利文献4：日本特开2015-50447号公报专利文献5：日本特开2015-50399号公报专利文献6：日本特开2015-90926号公报专利文献7：日本特开2015-53341号公报专利文献8：日本特开2014-197670号公报专利文献9：日本特开2015-53469号公报专利文献10：日本特开2015-86359号公报
技术实现思路
专利技术所要解决的课题然而，在FO-WLP的模拟晶片的形成工序中，为了后续的再布线形成工序，芯片电路面从半导体用密封材料露出。因此，由于半导体芯片和与芯片电路面的背面侧接触的密封树脂的热膨胀系数的差异，具有向芯片电路面侧凸出地翘曲的倾向。这种凸出的翘曲有可能产生之后的传送工序中的模拟晶片破损、或再布线层形成中的图案化的焦点偏离。另一方面，在半导体芯片的电路面侧形成再布线层的工序中，由于与绝缘层相当的高分子膜的形成和显影之后的加热处理，相对于模拟晶片发生收缩而产生的应力发挥作用，因此与上述相反，具有向芯片电路面侧凹陷地翘曲的倾向。这种凹陷的翘曲有可能引起之后的传送工序中的模拟晶片的破损、向成型树脂的标记等中的焦点偏离、加工成半导体芯片后的安装成品率降低。这样，在WLP或FO-WLP中，不仅是密封材料的材料所引起的翘曲的原因，在各密封工序或再布线层形成工序等各加工工序中作用于封装的收缩应力也不同，因此，不仅需要考虑翘曲的量，还需要考虑翘曲的方向。因此，利用上述现有专利文献中所提出的翘曲抑制、翘曲矫正的方法来应对存在界限。因此，本专利技术的目的在于提供一种半导体用密封材料，其能够降低半导体晶片及半导体封装、尤其是扇出型的晶片级封装(FO-WLP)中的晶片或封装的翘曲。用于解决课题的手段对于上述课题，本专利技术人针对包含热固性成分和活性能量射线固化性成分的半导体用密封材料通过热或活性能量射线的量对使各成分固化的顺序及固化程度进行调整，使与各加工工序中作用于封装的收缩应力相反的应力发生作用，由此可知，即便在翘曲的方向及翘曲的量在各加工工序中不同的情况下，也能实现没有翘曲的半导体封装。并且发现，通过控制构成密封材料的树脂组合物的光固化时的发热量及热固化时的发热量，能够适度地产生各加工工序中作用于封装的收缩应力，对翘曲进行矫正。更具体而言，发现：对于包含热固性成分和活性能量射线固化性成分的半导体用密封材料，在150℃进行10分钟的加热处理，使其成为以某种程度进行了热固化反应但未完全热固化的状态而将FO-WLP等模拟晶片预成型，使之后的在25℃以1J/cm2照射包含351nm波长的紫外线时的活性能量射线固化反应容易进行，由此能够促进活性能量射线固化性成分的固化收缩，以消除预成型的模拟晶片中存在的翘曲应力的方式作用该固化收缩所引起的应力，对翘曲进行矫正。本专利技术基于上述技术思想。[1]本专利技术的第1实施方式的半导体用密封材料为至少包含热固性成分(A)和活性能量射线固化性成分(B)的半导体用密封材料，其特征在于，对于在不暴露于活性能量射线的环境下于150℃进行了10分钟加热处理后的半导体用密封材料，在25℃、以1J/cm2照射包含351nm波长的紫外线，此时的发热量α(J/g)满足1≤α(J/g)。[2]本专利技术的第2实施方式的半导体用密封材料为[1]所述的半导体用密封材料，其中，在不暴露于活性能量射线的环境下，利用差示扫描量热计(DSC)使半导体用密封材料以10℃/分钟从25℃升温至230℃时的发热量β(J/g)满足1≤β(J/g)。[3]本专利技术的第3实施方式的半导体用密封材料为[本文档来自技高网...

【技术保护点】
1.一种半导体用密封材料，其为至少包含热固性成分(A)和活性能量射线固化性成分(B)的半导体用密封材料，其特征在于，对于在不暴露于活性能量射线的环境下于150℃进行了10分钟加热处理后的半导体用密封材料，在25℃、以1J/cm2照射包含351nm波长的紫外线，此时的发热量α(J/g)满足1≤α(J/g)。

【技术特征摘要】
【国外来华专利技术】2016.08.08 JP 2016-1557791.一种半导体用密封材料，其为至少包含热固性成分(A)和活性能量射线固化性成分(B)的半导体用密封材料，其特征在于，对于在不暴露于活性能量射线的环境下于150℃进行了10分钟加热处理后的半导体用密封材料，在25℃、以1J/cm2照射包含351nm波长的紫外线，此时的发热量α(J/g)满足1≤α(J/g)。2.如权利要求1所述的半导体用密封材料，其中，在不暴露于活性能量射线的环境下，利用差示扫描量热计DSC使半导体用密封材料以10℃/分钟从25℃升温至230℃时的发热量β(J/g)满足1≤β(J/g)。3.如权利要求1或...

【专利技术属性】
技术研发人员：二田完，佐藤和也，
申请(专利权)人：太阳油墨制造株式会社，
类型：发明
国别省市：日本,JP