一种应用于单端逐次逼近型模数转换器的数字自校准方法技术

本发明专利技术公开了一种应用于单端逐次逼近型模数转换器的数字自校准方法，主DAC采用两段式结构，校准DAC为单个串联三段式（M+1）位电容阵列，采用“双寄存器”预判的方式实现校准码的回补，包括：校准DAC设计、获取误差码逻辑设计、获取校准码逻辑设计，工作模式分为校准模式和正常转换模式，校准模式测量出待校准位的误差电压，正常转换模式则相应的去补偿测量出的误差电压，以解决由于工艺制造误差引入的电容失配问题，有效的减小整体面积，且能够扩大校准范围，简化校准逻辑控制过程，提高回补校准码的效率。

A Digital Self-Calibration Method for Single-End Successive Approximation ADC

The invention discloses a digital self-calibration method applied to single-ended successive approximation analog-to-digital converter. The main DAC adopts a two-stage structure, and the calibration DAC is a single series three-segment (M+1) bit capacitance array. The calibration code can be compensated by means of \double registers\ pre-judgement, including: calibration DAC design, error code logic design, acquisition calibration code logic design, working mode design. The calibration mode can be divided into calibration mode and normal conversion mode. The calibration mode can measure the error voltage of the bit to be calibrated, and the normal conversion mode can compensate the error voltage accordingly, so as to solve the problem of capacitance mismatch caused by process manufacturing errors, effectively reduce the overall area, expand the calibration range, simplify the calibration logic control process and improve the efficiency of the back-compensation calibration code. \u3002

【技术实现步骤摘要】
一种应用于单端逐次逼近型模数转换器的数字自校准方法
本专利技术涉及模数转换器领域，具体为一种应用于单端逐次逼近型模数转换器的数字自校准方法。
技术介绍
逐次逼近型模数转换器凭借着功耗低、面积小等优势获得广泛的应用，其原理是基于二分法的原理，即对于输入电压Vin,主DAC逐次对参考电压Vref进行N次二分操作，并通过比较器将输入电压Vin以及逐次二分操作的Vref进行比较，比较器输出结果为高电平时为“1”，比较器输出结构为低电平时为“0”，则可得出N位二进制码。逐次逼近型模数转换器的转换精度和主DAC中各电容间的二进制权重比密切相关。然而，由于制造工艺误差带来的寄生效应和电容失配等影响，使得这种二进制权重比将不再严格维持且变化不可预测，从而严重限制了模数转换器的有效精度[1]。文献[2]采用先判断误差符号，然后根据判断结果再决定校准DAC的初始态且校准DAC采用多重子阵列结构，极大的增加面积和功耗。参考文献：1.周文婷,李章全.SARA/D转换器中电容失配问题的分析[J].微电子学,2007,37(2):199-203。2.DaiP,ZhaoY,ShengY,etal.Aself-calibrationmethodforcapacitancemismatchinSARADCwithsplit-capacitorDAC[J].MicroelectronicsJournal,2015,46(6):431-438。
技术实现思路
针对现有技术的不足之处，本专利技术提供一种应用于单端逐次逼近型模数转换器的校准方法，采用数字自校准技术有效减小由电容失配引起的限制精度的影响，达到校准的目的。为了解决上述的问题，本专利技术采用的技术方案为：一种应用于单端逐次逼近型模数转换器的数字自校准方法，主DAC采用两段式结构，校准DAC为单个串联三段式(M+1)位电容阵列，采用“双寄存器”预判的方式实现校准码的回补；所述的M为主DAC中高位段的位数，即用单个串联三段式(M+1)位校准DAC电容阵列来校准高M位的电容误差电压；所述校准DAC的输出端串联一个单位电容C及一个到地调节电容Cadj，另外在每一分段电容的上极板及调节电容Cadj的上极板接共模电压为Vcm的开关，该方法包括以下步骤：步骤一、校准模式，包括：步骤(1-1)、测量高M位的误差电压：通过第一阶段和第二阶段的开关转换，在主DAC的输出端得到高位段各位的误差电压；步骤(1-2)、校准DAC获取误差码：校准DAC的结构为单个串联三段式(M+1)位电容阵列结构，定义校准DAC下极板接GND为0，接Vref为1以及高位段中电容较理想偏大时的误差为“正误差”，较理想偏小时的误差为“负误差”，校准DAC的初始状态设为1000000，最高位的“1”可看做符号位，当高位段某一位检测出“正误差”时，则校准DAC从初始态逐次“向上”加1，如1000000->1000001->1000010->1000011…..,由于下极板的开关不断切换，校准DAC的输出逐次逼近测量出的误差电压，直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码，同理，当检测出“负误差”时，则校准DAC从初始态逐次“向下”减1，如1000000->0111111->0111110->0111101…..直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码；步骤(1-3)、将误差码转换成校准码：从误差码到校准码的转换通过下面公式完成：式中DVε(i)，i＝1,2…M为高位段中第i位的误差码当i＝M时，为高位段中第i位的校准码；步骤二、正常转换模式，包括：步骤(2-1)、回补校准码：在正常转换过程中，从最高位到低位依次转换，高位段转换时，需要相对应的回补校准模式时测量、计算出的校准码，以12位ADC为例，但不局限于12位，仅用于距离描述，回补校准码逻辑如下：状态一：(1.1)回补Cal_code_12(即D12)；(1.2)配置两个寄存器，为下一位回补做准备：Register1:D12+D11，Register2:D11；状态二：(2.1)判断前一位(第12位)的转换结果Vop；(2.2)回补第11位正确的校准码Cal_code_11，如果第12位输出结果为“1”，则回补Register1，反之舍弃D12，回补Register2；(2.3)重新配置两个寄存器,为下一位回补做准备：(2.3.1)如果第12位Vop＝“1”：Register1:Register1+D10，Register2:Register1-D11+D10；(2.3.2)如果第12位Vop＝“0”：Register1:Register2+D10，Register2:Register2-D11+D10；状态三：(3.1)判断前一位(第11位)的转换结果Vop；(3.2)回补第10位正确的校准码Cal_code_10，如果第11位输出结果为“1”，则回补Register1，反之舍弃D11，回补Register2；(3.3)重新配置两个寄存器，为下一位回补做准备：(3.3.1)如果第11位Vop＝“1”，Register1:Register1+D9，Register2:Register1-D10+D9；(3.3.2)如果第11位Vop＝“0”，Register1:Register2+D9，Register2:Register2-D10+D9；其中，D12、D11、D10等为误差测量后每一位所对应的校准码，Cal_code_12为第12位正确回补的校准码，Cal_code_11为第11位正确回补的校准码，以此类推，依据此种回补校准码的方法，直到高M位回补完，低L位转换时，校准DAC保持高M位回补后的最后一个状态，直到所有位转换完毕，输出校准后的转换数据。与现有技术相比，本专利技术的有益成果为：主DAC采用分段式结构，有效的减小整体面积；校准DAC采用单个串联三段式(M+1)位电容阵列结构，减小面积且能够扩大校准范围，同时将校准DAC的初始态设为中间态，简化校准逻辑控制过程；此外，采用“双寄存器”预判的方式，提高回补校准码的效率；通过仿真验证，有效的提高了精度。附图说明图1为自校准SARADC工作流程图。图2为自校准SARADC整体结构图。图3为串联三段式7位校准DAC阵列。图4为本专利技术获取误差码第一阶段主DAC的连接示意图。图5为本专利技术获取误差码第二阶段主DAC的连接示意图。图6为正常转换模式的时序图。具体实施方式下面结合附图随本专利技术作更进一步的说明。本专利技术提出了一种应用于单端SARADC的数字自校准方法。工作过程分为校准模式和正常转换模式，自校准SARADC工作流程如图1所示。图中N为误差测量循环次数。首先进入校准模式，进行高M位误差电压测量、误差码获取以及校准码获取，并将校准码存储于寄存器中。然后进入正常转换模式，在每一位转换时，通过校准DAC回补相应的校准电压，从而达到校准误差电压的目的。以一个12位的自校准SARADC为例介绍，图2为12位自校准SARADC的整体结构图，主DAC采用高6位+低6位的两段式结构，校准DAC采用单个串联三段式7位电容阵列结构来校准主DAC高6位的误差电压，本文档来自技高网...

【技术保护点】
1.一种应用于单端逐次逼近型模数转换器的数字自校准方法，其特征在于：主DAC采用两段式结构，校准DAC为单个串联三段式(M+1)位电容阵列，采用“双寄存器”预判的方式实现校准码的回补；所述的M为主DAC中高位段的位数，即用单个串联三段式(M+1)位校准DAC电容阵列来校准高M位的电容误差电压；所述校准DAC的输出端串联一个单位电容C及一个到地调节电容Cadj，另外在每一分段电容的上极板及调节电容Cadj的上极板接共模电压为Vcm的开关，该方法包括以下步骤：步骤一、校准模式，包括：步骤(1‑1)、测量高M位的误差电压：通过第一阶段和第二阶段的开关转换，在主DAC的输出端得到高位段各位的误差电压；步骤(1‑2)、校准DAC获取误差码：校准DAC的结构为单个串联三段式(M+1)位电容阵列结构，定义校准DAC下极板接GND为0，接Vref为1以及高位段中电容较理想偏大时的误差为“正误差”，较理想偏小时的误差为“负误差”，校准DAC的初始状态设为1000000，最高位的“1”可看做符号位，当高位段某一位检测出“正误差”时，则校准DAC从初始态逐次“向上”加1，如1000000‑>1000001‑>1000010‑>1000011…..,由于下极板的开关不断切换，校准DAC的输出逐次逼近测量出的误差电压，直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码，同理，当检测出“负误差”时，则校准DAC从初始态逐次“向下”减1，如1000000‑>0111111‑>0111110‑>0111101…..直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码；步骤(1‑3)、将误差码转换成校准码：从误差码到校准码的转换通过下面公式完成：...

【技术特征摘要】
1.一种应用于单端逐次逼近型模数转换器的数字自校准方法，其特征在于：主DAC采用两段式结构，校准DAC为单个串联三段式(M+1)位电容阵列，采用“双寄存器”预判的方式实现校准码的回补；所述的M为主DAC中高位段的位数，即用单个串联三段式(M+1)位校准DAC电容阵列来校准高M位的电容误差电压；所述校准DAC的输出端串联一个单位电容C及一个到地调节电容Cadj，另外在每一分段电容的上极板及调节电容Cadj的上极板接共模电压为Vcm的开关，该方法包括以下步骤：步骤一、校准模式，包括：步骤(1-1)、测量高M位的误差电压：通过第一阶段和第二阶段的开关转换，在主DAC的输出端得到高位段各位的误差电压；步骤(1-2)、校准DAC获取误差码：校准DAC的结构为单个串联三段式(M+1)位电容阵列结构，定义校准DAC下极板接GND为0，接Vref为1以及高位段中电容较理想偏大时的误差为“正误差”，较理想偏小时的误差为“负误差”，校准DAC的初始状态设为1000000，最高位的“1”可看做符号位，当高位段某一位检测出“正误差”时，则校准DAC从初始态逐次“向上”加1，如1000000->1000001->1000010->1000011…..,由于下极板的开关不断切换，校准DAC的输出逐次逼近测量出的误差电压，直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码，同理，当检测出“负误差”时，则校准DAC从初始态逐次“向下”减1，如1000000->0111111->0111110->0111101…..直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码；步骤(1-3)、将误差码转换成校准码：从误差码到校准码的转换通过下面公式完成：式中为高位段中第i位的误差码当i＝M时，为高位段中第i位的校准码；步骤二、正常转换模式，包括：步骤(2-1)、回补校准码：在正常转换过程中，从最高位到低位依次转换，高位段转换时，需要相对应的回补校准模式时测量、计算出的校准码，以12位ADC为例，但不局限于12位，仅用于距离描述，回补校准码逻辑如下：状态一：(1.1)回补Cal_code_12(即D12)；(1.2)配置两个寄存器，为下一位回补做准备：Register1:D12+D11，Register2:D11；状态二：(2.1)判断前一位(第12位)的转换结果Vop；(2.2)回补第11位正确的校准码Cal_code_11，如果第12位输出结果为“1”，则回补Register1，反之舍弃D12，回补Register2；(2.3)重新配置两个寄存器,为下一...

【专利技术属性】
技术研发人员：谢亮，徐亮，张文杰，金湘亮，
申请(专利权)人：湘潭芯力特电子科技有限公司，
类型：发明
国别省市：湖南,43