The present disclosure relates to CMOS oscillators with stable frequencies for process, temperature and voltage variations. The clock signal generation circuit is configured to generate a clock signal with a frequency maintained across changes in multiple operating conditions, such as changes in supply voltage, temperature and processing time. In an implementation example, the frequency expansion of the clock signal generated by the PVT compensated CMOS ring oscillator is configured to compensate for changes in the supply voltage and to compensate for changes in the process and temperature through a process and temperature compensation circuit. The PVT-compensated CMOS ring oscillator includes a regulated voltage supply circuit to generate a supply voltage that resists changes due to changes in the total supply voltage.
【技术实现步骤摘要】
对于过程、温度和电压变化而具有稳定频率的CMOS振荡器本申请是于2015年8月28日提交的、申请号为201510542100.1、专利技术名称为“对于过程、温度和电压变化而具有稳定频率的CMOS振荡器”的中国专利技术专利申请的分案申请。
本公开涉及时钟生成,并且更具体地,涉及一种对于过程、温度和电压变化而具有稳定频率的CMOS振荡器。
技术介绍
时钟生成是任何电子系统中的重要的部分。在集成电路器件中,晶体振荡器可以跨越多个与集成电路技术有关的运行变量,例如制造偏差、电压供应变化以及温度变化(被认为是在工业中的PVT变化)提供优秀的稳定性。用于这样的晶体振荡器的最常见的材料是石英。然而,通常不能使用常规的CMOS工艺将晶体振荡器集成在集成电路芯片上,因为这样的步骤不是IC加工工艺的一部分,并且因此,晶体振荡器必须在之后集成在相应的板中。另外,要求客户将石英晶体振荡器安装在集成电路芯片外部可能增加芯片封装所占据的覆盖区,并且,因此,可能使得集成电路芯片不适合于其中电路板面积非常短缺的应用。为了克服在晶体振荡器中对石英晶体的需要,CMOS环形振荡器是一种常规的解决方案,其为集成电路计时提供了现成的解决方案。然而,CMOS环形振荡器的输出频率不能相对于PVT的变化保持恒定。换言之,PVT变化导致在生成的时钟信号中的不期望的频率波动,并且因此,PVT变化对于要求更加稳定的时钟信号的应用是有问题的。
技术实现思路
根据本公开的一个方面,提供了一种器件,包括:节点,被配置为接收电压信号;第一电路,被耦合到所述节点并且被配置为响应于所述电压信号而生成时钟信号;以及第二电路,被 ...
【技术保护点】
1.一种电路,包括:电平移位器,具有第一输入、第二输入、第一输出和第二输出;第一反相器,被耦合以驱动所述第一输入;第一电容器,被耦合在所述第一输入与参考供应节点之间;第二反相器,被耦合以驱动所述第二输入;第二电容器,被耦合在所述第二输入与所述参考供应节点之间;其中所述第一反相器和所述第二反相器由偏置电流偏置;其中所述第二输出被耦合到所述第一反相器的输入;其中所述第一输出被耦合到所述第二反相器的输入;以及偏置生成器电路,被配置为产生所述偏置电流;所述偏置生成器电路产生与MOS晶体管阈值电压成比例的所述偏置电流。
【技术特征摘要】
2014.08.30 US 14/474,0911.一种电路,包括:电平移位器,具有第一输入、第二输入、第一输出和第二输出;第一反相器,被耦合以驱动所述第一输入;第一电容器,被耦合在所述第一输入与参考供应节点之间;第二反相器,被耦合以驱动所述第二输入;第二电容器,被耦合在所述第二输入与所述参考供应节点之间;其中所述第一反相器和所述第二反相器由偏置电流偏置;其中所述第二输出被耦合到所述第一反相器的输入;其中所述第一输出被耦合到所述第二反相器的输入;以及偏置生成器电路,被配置为产生所述偏置电流;所述偏置生成器电路产生与MOS晶体管阈值电压成比例的所述偏置电流。2.根据权利要求1所述的电路,其中所述偏置生成器电路包括:第一导电类型的第一MOS晶体管;所述第一导电类型的第二MOS晶体管,与所述第一MOS晶体管级联耦合;第二导电类型的第三MOS晶体管,与所述第二MOS晶体管级联耦合,所述第三MOS晶体管产生与所述第一MOS晶体管和所述第二MOS晶体管的阈值电压成比例...
【专利技术属性】
技术研发人员:V·拉纳,G·拉加尔,
申请(专利权)人:意法半导体国际有限公司,
类型:发明
国别省市:荷兰,NL
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。