阵列基板及显示面板制造技术

本发明专利技术提供一种阵列基板，包括显示区，设置有薄膜晶体管电路；非显示区，设置有驱动电路，防静电电路，以及虚拟薄膜晶体管电路；所述薄膜晶体管电路的栅极线，通过所述虚拟薄膜晶体管电路的栅极线与所述驱动电路电连接；所述防静电电路设置于所述虚拟薄膜晶体管电路的栅极线远离所述薄膜晶体管电路的末端；通过在所述薄膜晶体管电路和所述驱动电路之间设置虚拟薄膜晶体管电路和防静电电路，使得所述薄膜晶体管电路和所述驱动电路连接处在点亮时为黑态，将导致此处的框胶和液晶异常不会凸显出来，达到改善的效果，也避免了现有的静电在栅极线和多晶硅走线重叠区释放，从而造成栅极层和多晶硅有源层发生短路的技术问题，提高了阵列基板良率。

【技术实现步骤摘要】
阵列基板及显示面板
本专利技术涉及液晶显示
，尤其涉及一种阵列基板及显示面板。
技术介绍
现有阵列基板包括位于显示区内的栅极线、数据线等，以及位于边框区的驱动电路，显示区内的栅极线需要和驱动电路连接，将导致连接处的框胶和液晶异常。所以，现有阵列基板存在栅极线与驱动电路连接处框胶和液晶异常的技术问题。
技术实现思路
本专利技术提供一种阵列基板，以缓解现有阵列基板存在栅极线与驱动电路连接处框胶和液晶异常的技术问题。为解决上述问题，本专利技术提供的技术方案如下：本专利技术提供一种阵列基板，包括：显示区，设置有薄膜晶体管电路；非显示区，设置有驱动电路，防静电电路，以及虚拟薄膜晶体管电路；所述薄膜晶体管电路的栅极线，通过所述虚拟薄膜晶体管电路的栅极线与所述驱动电路电连接；所述防静电电路设置于所述虚拟薄膜晶体管电路的栅极线远离所述薄膜晶体管电路的末端。在本专利技术的阵列基板中，所述防静电电路包括第一电极、第二电极、以及设置在所述第一电极和所述第二电极之间的绝缘层，所述第一电极与所述虚拟薄膜晶体管电路的栅极线电连接。在本专利技术的阵列基板中，所述第一电极与所述虚拟薄膜晶体管电路的栅极线同层设置。在本专利技术的阵列基板中，所述第一电极为所述虚拟薄膜晶体管电路的栅极线的末端。在本专利技术的阵列基板中，所述第一电极为矩形结构。在本专利技术的阵列基板中，所述第二电极与所述阵列基板的多晶硅有源层同层设置。在本专利技术的阵列基板中，所述第二电极为条矩形结构。在本专利技术的阵列基板中，多个所述防静电电路的所述第一电极共用一个所述第二电极。在本专利技术的阵列基板中，所述第一电极朝向所述第二电极的方向设置有突起。在本专利技术的阵列基板中，所述虚拟薄膜晶体管电路的数据线和所述栅极线中的至少一个，没有与所述多晶硅有源层电连接。本专利技术的有益效果为：本专利技术提供一种阵列基板，包括显示区，设置有薄膜晶体管电路；非显示区，设置有驱动电路，防静电电路，以及虚拟薄膜晶体管电路；所述薄膜晶体管电路的栅极线，通过所述虚拟薄膜晶体管电路的栅极线与所述驱动电路电连接；所述防静电电路设置于所述虚拟薄膜晶体管电路的栅极线远离所述薄膜晶体管电路的末端；通过在所述薄膜晶体管电路和所述驱动电路之间设置虚拟薄膜晶体管电路，使得所述薄膜晶体管电路和所述驱动电路连接处在点亮时为黑态，将导致此处的框胶和液晶异常不会凸显出来，达到改善的效果，而通过在所述虚拟薄膜晶体管电路和所述驱动电路之间设置所述防静电电路，避免了现有的静电在栅极线和多晶硅走线重叠区释放，从而造成栅极层和多晶硅有源层发生短路的技术问题，提高了阵列基板良率。附图说明为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术的阵列基板的结构示意图；图2为本专利技术的阵列基板的膜层结构示意图。具体实施方式以下各实施例的说明是参考附加的图示，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。在图中，结构相似的单元是用以相同标号表示。本专利技术提供一种阵列基板，以缓解现有阵列基板存在栅极线与驱动电路连接处框胶和液晶异常的技术问题。如图1所示，为本专利技术的阵列基板的结构示意图。所述阵列基板包括显示区和非显示区，所述显示区设置有薄膜晶体管电路11，所述非显示区设置有虚拟薄膜晶体管电路12，防静电电路13，以及驱动电路14。所述薄膜晶体管电路11的栅极线112，通过所述虚拟薄膜晶体管电路12的栅极线122与所述驱动电路14电连接；所述防静电电路13设置于所述虚拟薄膜晶体管电路12的栅极线122远离所述薄膜晶体管电路11的末端。所述薄膜晶体管电路11包括自上而下分层设置的数据线111、栅极线112、多晶硅走线113，以及设置在数据线111和多晶硅走线113之间，覆盖所述栅极线112的第一绝缘层(图未示出)；所述虚拟薄膜晶体管电路12包括自上而下分层设置的数据线121、栅极线122、多晶硅走线123，以及设置在数据线121和多晶硅走线123之间，覆盖所述栅极线122的第二绝缘层(图未示出)。所述虚拟薄膜晶体管电路12的数据线121和栅极线122中的至少一个，没有与多晶硅有源层电连接，即未设置过孔，因此在实际点亮的时候数据线121与多晶硅走线123的重叠区124为黑态，由于所述薄膜晶体管电路11与所述驱动电路14之间易发生框胶和液晶的异常，通过在所述薄膜晶体管电路11与所述驱动电路34之间设置所述虚拟虚拟薄膜晶体管电路12，实际点亮时交界处为黑态，使得异常不会凸显出来。在所述虚拟薄膜晶体管电路12中，由于基板在制程中会产生积累静电，当静电在所述虚拟薄膜晶体管电路12的所述栅极线122上传输时，会经过所述栅极线122和所述多晶硅走线123的重叠区125，由于所述栅极线122和多晶硅走线123之间还设置有第二绝缘层(图中未示出)，而静电易在绝缘材料上聚集，因此会在所述重叠区125释放，从而导致栅极金属层和多晶硅有源层发生短路，最终导致不良的发生。所述防静电电路13包括第一电极131，第二电极132，以及设置在所述第一电极131和所述第二电极132之间的第三绝缘层(图未示出)，所述第一电极131为所述虚拟薄膜晶体管电路12的栅极线122的末端。由于静电易在绝缘材料上聚集的特性，通过在所述虚拟薄膜晶体管电路12末端设置所述防静电电路13，可将所述阵列基板制程中产生的静电聚集在所述防静电电路13的第一电极131处，再经由所述防静电电路13的第二电极132释放，避免了现有的静电在虚拟薄膜晶体管电路12的所述重叠区125释放，从而造成栅极层和多晶硅有源层发生短路的技术问题，提高了阵列基板良率。如图2所示，为本专利技术的阵列基板的膜层结构示意图，所述阵列基板包括显示区和非显示区，所述显示区设置有薄膜晶体管电路21，所述非显示区设置有虚拟薄膜晶体管电路22，防静电电路23，以及驱动电路(未标出)。所述薄膜晶体管电路21包括基板10、设于所述基板10上的多晶硅有源层20、覆盖所述多晶硅有源层20的栅极绝缘层30、设于所述栅极绝缘层30上的栅极40、在所述栅极绝缘层30上覆盖所述栅极40的层间绝缘层50及设于所述层间绝缘层50上的源极60和漏极70，所述栅极40通过第一过孔400电性连接至所述多晶硅有源层20，所述源极60通过第二过孔600电性连接至所述多晶硅有源层20，所述漏极70通过第三过孔700电性连接至所述多晶硅有源层20。所述虚拟薄膜晶体管电路22包括基板10、设于所述基板10上的多晶硅有源层20、覆盖所述多晶硅有源层20的栅极绝缘层30、设于所述栅极绝缘层30上的栅极41、设于所述栅极绝缘层30上覆盖所述栅极41的层间绝缘层50，以及设于所述层间绝缘层50上的源极61和漏极71，所述栅极41通过第四过孔410电性连接至所述多晶硅有源层20，所述源极61和所述漏极71与所述多晶硅有源层20之间未设置有过孔。在一种实施例中本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：显示区，设置有薄膜晶体管电路；非显示区，设置有驱动电路，防静电电路，以及虚拟薄膜晶体管电路；所述薄膜晶体管电路的栅极线，通过所述虚拟薄膜晶体管电路的栅极线与所述驱动电路电连接；所述防静电电路设置于所述虚拟薄膜晶体管电路的栅极线远离所述薄膜晶体管电路的末端。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：显示区，设置有薄膜晶体管电路；非显示区，设置有驱动电路，防静电电路，以及虚拟薄膜晶体管电路；所述薄膜晶体管电路的栅极线，通过所述虚拟薄膜晶体管电路的栅极线与所述驱动电路电连接；所述防静电电路设置于所述虚拟薄膜晶体管电路的栅极线远离所述薄膜晶体管电路的末端。2.如权利要求1所述的阵列基板，其特征在于，所述防静电电路包括第一电极、第二电极、以及设置在所述第一电极和所述第二电极之间的绝缘层，所述第一电极与所述虚拟薄膜晶体管电路的栅极线电连接。3.如权利要求2所述的阵列基板，其特征在于，所述第一电极与所述虚拟薄膜晶体管电路的栅极线同层设置。4.如权利要求3所述的阵列基板，其特...

【专利技术属性】
技术研发人员：余华伦，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42