用于时间交织ADC通道间采样时间误差校正模块及方法技术

本发明专利技术提供了用于时间交织ADC通道间采样时间误差校正模块，包括参考通道单元、误差检测单元和延时线单元；并提供了相应的校正方法，在误差检测单元的M个单通道之间并行执行校正方法。本发明专利技术能够以适度的硬件代价和较低的硬件复杂度完成任意通道数的时间交织ADC的采样时间误差的检测和校准，其校准精度高，且对于高频模拟信号可以有更高的校准精度和更短的校正时间。校正方法的算法原理简单，易于实现，降低了电路设计的复杂度和硬件消耗。

【技术实现步骤摘要】
用于时间交织ADC通道间采样时间误差校正模块及方法
本专利技术属于模拟数字转换
，涉及一种用于时间交织ADC通道间采样时间误差的校正模块和校正方法。
技术介绍
模数转换器(简称ADC)是一种将模拟信号转变成数字信号的电子器件。ADC的工作过程大致可分为采样、保持、量化和编码4个步骤。ADC最核心的两个指标为转换速率(也即采样速率)和转换精度。转换精度通过分辨率和转换误差来表征。分辨率用ADC输出数字信号的位数来表达，单位为比特(bit)，转换误差指ADC的输出数字码的理想值和实际值的差。通常用差分非线性(DNL)和积分非线性(INL)来衡量转换误差。ADC的转换速率和转换精度在设计中存在着折中性。近年来，随着社会信息技术的发展，在无线通信、高精度仪器仪表和信息传输等领域对于高速高精度ADC的要求越来越高。然而受集成电路工艺和设计水平的影响，传统的单通道ADC往往难以同时实现高速和高精度的要求。采用时间交织技术，让多个单通道ADC并行工作，是一种提高ADC转换速率的方法，在近十年里得到了越来越多的关注和采纳。时间交织ADC采用多个单通道ADC有序交替工作的架构，可以在不影响转换精度的情况下成倍的提高ADC的转换速率，其采样速率是单通道ADC采样速率和交织通道数的乘积。但是这种ADC的结构天然存在着通道间不匹配的缺点，主要包括通道失调失配、通道转换增益失配以及通道间采样时间误差失配三个误差源。前两种误差属于ADC固有误差，可以相对方便地校正。通道间采样时间误差对ADC性能的恶化程度和ADC输入信号的频率成正相关，是高速时间交织ADC最主要的误差源。同时，由于通道间采样时间误差的影响和输入信号的类型相关，在ADC电路中检测该误差的信息(如误差大小)相对不容易，所以和前两种误差相比，通道间采样时间误差的检测和校准较为困难。目前时间交织ADC对于通道间采样时间误差的校正方法可以分成两大类：一类是前台校正，一类是后台校正。前台校正利用特定的输入信号提取通道间采样时间的误差信息，其主要优点在于电路复杂度低，但是校正过程会打断ADC的正常工作；后台校正方法可以采用极性判断、计算信号相关系数、盲检测等方法对输入信号进行统计，利用统计规律来提取通道间采样时间的误差信息，校正过程可以和ADC工作过程并行进行，但是该方法的有效性依赖于输入信号的类型。常见的后台校正算法限制了输入模拟信号为以下几种类型：单频正弦信号、窄带信号、信号带宽不超过单通道带宽的随机信号等。后台校正算法对于输入信号的约束强弱是衡量该算法价值的参考依据之一。对于Nyquist类型的ADC来说，设计出对输入模拟信号的约束尽可能弱的校正方法是目前的研究热点之一，但目前尚无效果理想的校正方法出现。
技术实现思路
为解决上述问题，本专利技术公开了一种用于时间交织ADC通道间采样时间误差的校正模块和校正方法，能够完成对任意交织通道数和最大带宽可以覆盖第一Nquist域的任意随机输入模拟信号的Nquist型ADC通道间采样时间误差的检测和校正，校正方法方便快捷，且硬件消耗低。为了达到上述目的，本专利技术提供如下技术方案：用于时间交织ADC通道间采样时间误差校正模块，包括参考通道单元、误差检测单元和延时线单元；所述参考通道单元第一输入端连接于多路时钟产生模块第M+1输出端，第二输入端连接于外部模拟输入信号，输出端连接于误差检测单元第M+1输入端，用于在多路时钟产生模块的控制下，产生用于误差检测的参考信号并传递给所述误差检测单元；所述误差检测单元第一输入端至第M输入端分别连接于模拟数字转换模块第一输出端至第M输出端，第一输出端至第M输出端分别连接于延时线单元第M+2至第2M输入端，用于对通道间采样时间误差进行检测，并传递反馈信号给延时线单元；所述延时线单元第一输入端至第M输入端分别连接于多路时钟产生模块第一输出端至第M输出端，第一输出端至第M输出端分别连接于模拟数字转换模块第一输入端至第M输入端，用于调整多路时钟产生模块输出的多路时钟信号的相位，并将调整后的多路时钟信号传递给模拟数字转换模块。进一步的，所述误差检测单元包括M个单通道检测模块，任意第i个单通道检测模块包括：一个减法器模块、一个取绝对值模块、一个累加器模块、一个数字码控制器模块，其中：所述第i个单通道检测模块中的减法器模块第一输入端连接于模拟数字转换模块第i输出端，第二输入端连接于所述参考通道单元输出端，输出端连接于第i个单通道检测模块中的取绝对值模块输入端，用于对所述模拟数字转换模块第i个单通道的数字输出和所述参考通道单元的数字输出做差，并将结果传递到所述第i个单通道检测模块中的取绝对值模块的输入端；所述第i个单通道检测模块中的取绝对值模块输出端连接于第i个单通道检测模块中的累加器模块输入端，用于将差值取绝对值并传递给所述第i个单通道检测模块中的累加器模块；所述第i个单通道检测模块中的累加器模块输出端连接于所述第i个单通道检测模块中的数字码控制器模块输入端，用于将所述第i个单通道检测模块中的取绝对值模块的输出值进行累加并传递给所述第i个单通道检测模块中的数字码控制器模块；所述第i个单通道检测模块中的数字码控制器模块输出端连接于所述延时线单元第M+i输出端，用于根据累加器的结果产生控制信号并传递给延时线单元。进一步的，所述第i个单通道检测模块中的数字码控制器模块输入为6位二进制码，输出为64位温度计码。进一步的，所述延时线单元包括M个单通道延时单元，其中：任意第i个所述单通道延时单元第一输入端连接于多路时钟产生模块第i输出端，第二输入端连接于所述第i个单通道检测模块中的数字码控制器模块输出端，输出端连接于所述模拟数字转换单元第i输出端，用于在数字码控制器模块的控制下改变第i路时钟信号的延时。一种时间交织ADC，包括多路时钟产生模块、模拟数字转换模块、误差校正模块、数据复合模块；所述多路时钟产生模块输入端连接于外部时钟信号源，第一输出端至第M输出端分别连接于所述延时线单元的第一输入端至第M输入端，第M+1输出端连接于所述参考通道单元的第一输入端，用于将外部时钟信号转化为所述模拟数字转换模块及所述参考通道单元所需的时钟信号；M为大于1的自然数；所述模拟数字转换模块第一输入端至第M输入端分别连接于所述延时线单元第一输出端至第M输出端，第M+1输入端连接外部模拟输入信号，第一输出端至第M输出端分别连接于所述数据复合模块第一输入端至第M输入端以及所述误差校正模块第一输入端至第M输入端，用于在多路时钟信号的控制下，将外部输入的模拟输入信号转化成M个单通道的数字输出信号{y1[n],y2[n],…,yi[n],…,yM[n]}并传递到所述误差校正模块和所述数据复合模块；其中yi[n]表示第i个通道的数字信号，i∈[1,M]；所述数据复合模块用于将所述模拟数字转换模块的M个数字输出信号进行复合，产生所述时间交织ADC的数字输出信号。用于时间交织ADC通道间采样时间误差校正方法，误差检测单元中任意第i个单通道检测模块按照如下步骤进行校正：步骤1、初始化所述第i个单通道检测模块中的数字码控制器模块的输出值为64位温度计码的中间值；步骤2、所述第i个单通道延时单元根据所述数字码控制器模块的输出值初始化第i路时钟信号的延时；步骤本文档来自技高网...

【技术保护点】
1.用于时间交织ADC通道间采样时间误差校正模块，其特征在于：包括参考通道单元、误差检测单元和延时线单元；所述参考通道单元第一输入端连接于多路时钟产生模块第M+1输出端，第二输入端连接于外部模拟输入信号，输出端连接于误差检测单元第M+1输入端，用于在多路时钟产生模块的控制下，产生用于误差检测的参考信号并传递给所述误差检测单元；所述误差检测单元第一输入端至第M输入端分别连接于模拟数字转换模块第一输出端至第M输出端，第一输出端至第M输出端分别连接于延时线单元第M+2至第2M输入端，用于对通道间采样时间误差进行检测，并传递反馈信号给延时线单元；所述延时线单元第一输入端至第M输入端分别连接于多路时钟产生模块第一输出端至第M输出端，第一输出端至第M输出端分别连接于模拟数字转换模块第一输入端至第M输入端，用于调整多路时钟产生模块输出的多路时钟信号的相位，并将调整后的多路时钟信号传递给模拟数字转换模块。

【技术特征摘要】
1.用于时间交织ADC通道间采样时间误差校正模块，其特征在于：包括参考通道单元、误差检测单元和延时线单元；所述参考通道单元第一输入端连接于多路时钟产生模块第M+1输出端，第二输入端连接于外部模拟输入信号，输出端连接于误差检测单元第M+1输入端，用于在多路时钟产生模块的控制下，产生用于误差检测的参考信号并传递给所述误差检测单元；所述误差检测单元第一输入端至第M输入端分别连接于模拟数字转换模块第一输出端至第M输出端，第一输出端至第M输出端分别连接于延时线单元第M+2至第2M输入端，用于对通道间采样时间误差进行检测，并传递反馈信号给延时线单元；所述延时线单元第一输入端至第M输入端分别连接于多路时钟产生模块第一输出端至第M输出端，第一输出端至第M输出端分别连接于模拟数字转换模块第一输入端至第M输入端，用于调整多路时钟产生模块输出的多路时钟信号的相位，并将调整后的多路时钟信号传递给模拟数字转换模块。2.根据权利要求1所述的用于时间交织ADC通道间采样时间误差校正模块，其特征在于：所述误差检测单元包括M个单通道检测模块，任意第i个单通道检测模块包括：一个减法器模块、一个取绝对值模块、一个累加器模块、一个数字码控制器模块，其中：所述第i个单通道检测模块中的减法器模块第一输入端连接于模拟数字转换模块第i输出端，第二输入端连接于所述参考通道单元输出端，输出端连接于第i个单通道检测模块中的取绝对值模块输入端，用于对所述模拟数字转换模块第i个单通道的数字输出和所述参考通道单元的数字输出做差，并将结果传递到所述第i个单通道检测模块中的取绝对值模块的输入端；所述第i个单通道检测模块中的取绝对值模块输出端连接于第i个单通道检测模块中的累加器模块输入端，用于将差值取绝对值并传递给所述第i个单通道检测模块中的累加器模块；所述第i个单通道检测模块中的累加器模块输出端连接于所述第i个单通道检测模块中的数字码控制器模块输入端，用于将所述第i个单通道检测模块中的取绝对值模块的输出值进行累加并传递给所述第i个单通道检测模块中的数字码控制器模块；所述第i个单通道检测模块中的数字码控制器模块输出端连接于所述延时线单元第M+i输出端，用于根据累加器的结果产生控制信号并传递给延时线单元。3.根据权利要求2所述的用于时间交织ADC通道间采样时间误差校正模块，其特征在于：所述第i个单通道检测模块中的数字码控制器模块输入为6位二进制码，输出为64位温度计码。4.根据权利要求1所述的用于时间交织ADC通道间采样时间误差校正模块，其特征在于：所述延时线单元包括M个单通道延时单元，其中：任意第i个所述单通道延时单元第一输入端连接于多路时钟产生模块第i输出端，第二输入端连接于所述第i个单通道检测模块中的数字码控制器模块输出端，输出端连接于所述模拟数字转换单元第i输出端，用于在数字码控制器模块的控制下改变第i路时钟信号的延时。5.一种时间交织ADC，包括多路时钟产生模块、模拟数字转换模块、根据权利要求1-4中任意一项所述的误差校正模块、数据复合模块；所述多路时钟产生模块输入端连接于外部时钟信号源，第一输出端至第M输出端分别连接于所述延时线单元的第一输入端至第M输入端，第M+1输出端连接于所述参考通道单元的第一输入端，用于将外部时钟信号转化为所述模拟数字转换模块及所述参考通道单元所需的时钟信号；...

【专利技术属性】
技术研发人员：曹宇，苗澎，黎飞，王欢，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32