一种基于动态截位的低复杂度无乘法器定点FFT优化方法技术

本发明专利技术属于软件无线电及其数字信号处理应用领域，具体涉及一种基于动态截位的低复杂度无乘法器定点FFT优化方法。包括以下步骤：获取FFT输入数据位数N与输入数据；将每个旋转因子小数左移N位，数据分为实部和虚部，其中N为输入数据的比特数；对实部与虚部分别进行向上与向下取整，使其分别近似为整数；将所有整数进行2次幂分解，选择加法次数最少的整数；利用移位和加法进行电路设计，利用数据自身移位与加法取代原旋转因子的乘法运算。本发明专利技术在使用“移位”和“加减”替代传统复数乘法器的同时，进一步减少加法器的数量。同时加入动态截位模块，抑制数据比特位数的增长，降低硬件资源消耗，提高计算速度，提升电路性能。

【技术实现步骤摘要】
一种基于动态截位的低复杂度无乘法器定点FFT优化方法
本专利技术属于软件无线电及其数字信号处理应用领域，具体涉及一种基于动态截位的低复杂度无乘法器定点FFT优化方法。
技术介绍
随着软件无线电系统、通信系统、视频信号分析、语音信号分析、图像信号处理、雷达信号处理等领域的飞速发展，快速傅里叶变换算法设计的开始受到各方关注。随着算法的不断开发改进，快速傅里叶变换在宽带接收机和图像与视频处理方面的处理备受青睐。快速傅里叶变换不仅是决定处理器性能的重要因素，而且在军工方面具有卓越的应用地位，在卫星信号处理，音频图像滤波，雷达信号处理占据重要的位置。因此，如何在稳定地实现快速傅里叶变换算法的硬件设计同时，对硬件资源占用的多少和处理速度的快慢提出了更高的要求。在无乘法器FFT设计方面，申请号为2017111649758的专利《小点数FFT旋转因子复数乘法加速器》采用了高效的旋转因子复数乘法加速器的方法，与本专利技术结构设计不同；文献《低复杂度混合基FFT研究与设计》主要对正交频分复用技术中的FFT数字处理实现优化设计进行了研究，采用的是混合基结构，与本专利技术结构设计不同；文献《面向LTE的超低复杂度FFT处理单元设计》主要利用了折叠技术对FFT进行算法单元复用，并且利用正则符号数进行乘法器结构优化，与本
技术实现思路
不同；文献《符合IEEE802.15.3c标准的高速低复杂度FFT处理器设计》主要是512点FFT运算旋转因子进行改进，降低复数乘法的个数降低，并未涉及无乘法器的设计，与本专利技术专利有别。综上所述，现有技术并没有利用移位加法模块和动态截位模块进行快速傅里叶变换。
技术实现思路
本专利技术的目的提供了一种基于无乘法器与动态截位的低复杂度FFT构造方法。一种基于动态截位的低复杂度无乘法器定点FFT优化方法，包括以下步骤：(1)获取FFT输入数据位数N与输入数据；(2)将每个旋转因子小数左移N位，数据分为实部和虚部，其中N为输入数据的比特数；(3)对实部与虚部分别进行向上与向下取整，使其分别近似为整数；(4)将所有整数进行2次幂分解，选择加法次数最少的整数；(5)利用移位和加法进行电路设计，利用数据自身移位与加法取代原旋转因子的乘法运算；(6)在每一级蝶形运算后增加动态截位方法，对于N位数据数据每经过一次蝶形运算后，判断器去判断其计算结果是否大于2N/2，大于则会截取蝶形结果的前N位，小于则截取数据后N位；(7)数据经过每一级蝶形运算后进行输出，得出结果。所述将所有整数进行2次幂分解，选择加法次数最少的整数，包括：2次幂分解的具体形式为：N＝a20+a21+a22...a2m。本专利技术的有益效果在于：本专利技术设计了一种高效的无乘法器与动态截位结合的FFT电路，在使用“移位”和“加减”替代传统复数乘法器的同时，进一步减少加法器的数量。同时加入动态截位模块，抑制数据比特位数的增长，降低硬件资源消耗，提高计算速度，提升电路性能。附图说明图1是本专利技术优化设计流程图；图2是本专利技术中取整整数与原旋转因子坐标位置图；图3是本专利技术中利用移位器和加法器取代乘法器的FFT蝶形运算结构图；图4是本专利技术的动态截位原理图；图5是本专利技术中基于无乘法器与动态截位的低复杂度FFT结构流程图；图6是本专利技术整体设计运算仿真图；图7是本专利技术中移位加法模块硬件设计图；图8是本专利技术中动态截位模块硬件设计图；图9是本专利技术与VIVADOIP核资源复杂度对比图；具体实施方式下面结合附图对本专利技术做进一步描述。本专利技术属于软件无线电及其数字信号处理应用领域，具体涉及到一种无乘法器及低资源消耗的FFT优化设计方法。随着软件无线电系统、通信系统、视频信号分析、语音信号分析、图像信号处理、雷达信号处理等领域的飞速发展，快速傅里叶变换(fastFouriertransform，FFT)算法设计的开始受到各方关注。随着算法的不断开发改进，快速傅里叶变换在宽带接收机和图像与视频处理方面的处理备受青睐。快速傅里叶变换不仅是决定处理器性能的重要因素，而且在军工方面具有卓越的应用地位，在卫星信号处理，音频图像滤波，雷达信号处理占据重要的位置。因此，如何在稳定地实现快速傅里叶变换算法的硬件设计同时，对硬件资源占用的多少和处理速度的快慢提出了更高的要求。在无乘法器FFT设计方面，专利《小点数FFT旋转因子复数乘法加速器》(申请号：2017111649758)采用了高效的旋转因子复数乘法加速器的方法，与本专利技术结构设计不同；文献《低复杂度混合基FFT研究与设计》(北京理工大学博士论文，2014年)主要对正交频分复用技术中的FFT数字处理实现优化设计进行了研究，采用的是混合基结构，与本专利技术结构设计不同；文献《面向LTE的超低复杂度FFT处理单元设计》(实验科学与技术，2016年)主要利用了折叠技术对FFT进行算法单元复用，并且利用正则符号数进行乘法器结构优化，与本
技术实现思路
不同；文献《符合IEEE802.15.3c标准的高速低复杂度FFT处理器设计》(华东师范大学，2013年)主要是512点FFT运算旋转因子进行改进，降低复数乘法的个数降低，并未涉及无乘法器的设计，与本专利技术专利有别。本专利技术的目的提供了一种基于无乘法器与动态截位的低复杂度FFT构造方法。本专利技术具体实现过程如下：步骤1：将每个旋转因子小数左移N位，N为输入数据的比特数；步骤2：将移位后的每个二进制进行向上和向下取整，使其分别近似为整数；步骤3：将所有整数进行2次幂分解，选择加法次数最少的整数；步骤4：用移位相加的方式分别对选择的整数进行电路设计；步骤5：在每一级蝶形运算后增加一个判断器，对于N位数据数据每经过一次蝶形运算后，判断器去判断其计算结果是否大于N/2，大于则会截取蝶形结果的前N位，小于则截取数据后N位；步骤6：对于多个加法器采用并行的电路设计，进行并行运算。本专利技术设计了一种高效的无乘法器与动态截位结合的FFT电路，在使用“移位”和“加减”替代传统复数乘法器的同时，进一步减少加法器的数量。同时加入动态截位模块，抑制数据比特位数的增长，降低硬件资源消耗，提高计算速度，提升电路性能。图1本专利技术优化设计流程图图2本专利技术中取整整数与原旋转因子坐标位置图图3本专利技术中利用移位器和加法器取代乘法器的FFT蝶形运算结构图图4本专利技术的动态截位原理图图5本专利技术中基于无乘法器与动态截位的低复杂度FFT结构流程图图6本专利技术整体设计运算仿真图图7本专利技术中移位加法模块硬件设计图图8本专利技术中动态截位模块硬件设计图下面结合说明书附图，详细描述本专利技术的具体实施方案。如图1所示，本专利技术是一种基于动态截位的低复杂度无乘法器定点FFT优化设计方法，其特征在于：利用加法器与移位器，将快速傅里叶算法(FFT)中输入数据与复指数调制因子(其数学表达式为)的相乘运算转化为数据自身的移位与加法运算；在数据经过移位与加法运算后，会经过动态截位模块进行判断与特定截位处理；最后经过延时模块得到最终的转换信号。已知FFT中旋转因子为复指数利用欧拉公式可表达为如下式：其中N为FFT的点数，与代表实部与虚部，都为小数。将每个小数左移M位，M为输入数据的比特位数，在本示例中，N＝64，M＝8。在64点FFT中，保留5位小数位，第25个旋转因子可表示为：经过移位后，表达式变为：100.31616+j本文档来自技高网...

【技术保护点】
1.一种基于动态截位的低复杂度无乘法器定点FFT优化方法，其特征在于，包括以下步骤：(1)获取FFT输入数据位数N与输入数据；(2)将每个旋转因子小数左移N位，数据分为实部和虚部，其中N为输入数据的比特数；(3)对实部与虚部分别进行向上与向下取整，使其分别近似为整数；(4)将所有整数进行2次幂分解，选择加法次数最少的整数；(5)利用移位和加法进行电路设计，利用数据自身移位与加法取代原旋转因子的乘法运算；(6)在每一级蝶形运算后增加动态截位方法，对于N位数据数据每经过一次蝶形运算后，判断器去判断其计算结果是否大于2N/2，大于则会截取蝶形结果的前N位，小于则截取数据后N位；(7)数据经过每一级蝶形运算后进行输出，得出结果。

【技术特征摘要】
1.一种基于动态截位的低复杂度无乘法器定点FFT优化方法，其特征在于，包括以下步骤：(1)获取FFT输入数据位数N与输入数据；(2)将每个旋转因子小数左移N位，数据分为实部和虚部，其中N为输入数据的比特数；(3)对实部与虚部分别进行向上与向下取整，使其分别近似为整数；(4)将所有整数进行2次幂分解，选择加法次数最少的整数；(5)利用移位和加法进行电路设计，利用数据自身移位与加法取代原旋转因子的乘法运算；(6)在每一级...

【专利技术属性】
技术研发人员：张文旭，何俊希，张春光，杜秋影，李广琦，张恒，范晓蕾，姚雨双，
申请(专利权)人：哈尔滨工程大学，
类型：发明
国别省市：黑龙江,23