具有零静态功耗的上电复位/掉电检测电路及其实现方法技术

技术编号:20369136 阅读:38 留言:0更新日期:2019-02-16 19:36
本发明专利技术提供一具有零静态功耗的上电复位/掉电检测电路及其实现方法,所述电路包括:上电复位模块,用于在上电时检测电源电压,并在电源电压大于第一阈值电压时产生上电阶跃信号;掉电检测模块,连接于上电复位模块,用于在掉电时检测电源电压,并在电源电压小于第二阈值电压时产生掉电阶跃信号;波形整合模块,连接于上电复位模块和掉电检测模块,用于将上电阶跃信号和掉电阶跃信号进行波形整合,产生上电复位阶跃信号和掉电检测阶跃信号;脉冲产生模块,连接于波形整合模块,用于对上电复位阶跃信号和掉电检测阶跃信号进行处理,产生上电复位脉冲信号和掉电检测脉冲信号。通过本发明专利技术解决了现有上电复位电路存在的诸多问题。

Power-on Reset/Power-off Detection Circuit with Zero Static Power Consumption and Its Implementation

The invention provides a power-on reset/power-off detection circuit with zero static power consumption and its realization method. The circuit includes: a power-on reset module, which is used to detect the power supply voltage when the power supply voltage is on, and generates a power-on step signal when the power supply voltage is greater than the first threshold voltage; a power-off detection module, which is connected to the power-on reset module, is used to detect the power supply voltage when the power is off, and to detect the power supply voltage when the power supply is off. When the voltage is less than the second threshold voltage, the power-down step signal is generated; the waveform integration module is connected to the power-up reset module and the power-down detection module, which is used to integrate the power-up step signal with the power-down step signal to generate the power-up reset step signal and the power-down detection step signal; and the pulse generation module is connected to the waveform integration module for the power-up reset step signal and the power-down detection step signal. The step signal of power-down detection is processed to generate the power-up reset pulse signal and power-down detection pulse signal. The invention solves many problems existing in the existing power-on reset circuit.

【技术实现步骤摘要】
具有零静态功耗的上电复位/掉电检测电路及其实现方法
本专利技术属于电路设计领域,特别是涉及一种具有零静态功耗的上电复位/掉电检测电路及其实现方法。
技术介绍
上电复位(Power-onreset)电路广泛应用于各种数字电路和数模混合电路中,用于对触发器、寄存器以及锁存器等单元电路进行复位操作,以保证单元电路在上电过程中能正常启动。现有上电复位电路如图1所示,初始状态时,电路中所有节点为零电位;当电源电压从零开始上升到M2的阈值电压时,M2管开启,将M5栅极电压拉低,M5打开,OUT端电位随电源电压变化。当电源电压达到M2管和M1管阈值电压之和时,M1、M6管开启,M6选择合适的宽长比使其电流泄放能力大于M5,OUT端电位下降,再经过反相器整形可获得上电复位信号。此电路虽然能够实现上电复位功能,但其存在以下问题:1)不能够实现掉电检测功能,2)当电源电压稳定时,存在较大的静态功耗,3)电路设计中存在高阻值电阻,电路面积较大。鉴于此,有必要设计一种新的具有零静态功耗的上电复位/掉电检测电路及其实现方法用以解决上述技术问题。
技术实现思路
鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种具有零静态功耗的上电复位/掉电检测电路及其实现方法,用于解决现有上电复位电路存在的诸多问题。为实现上述目的及其他相关目的,本专利技术提供一种具有零静态功耗的上电复位/掉电检测电路,所述上电复位/掉电检测电路包括:上电复位模块,用于在电源上电时,检测电源电压,并在电源电压大于第一阈值电压时,产生一上电阶跃信号以输出;掉电检测模块,连接于所述上电复位模块,用于在电源掉电时,检测电源电压,并在电源电压小于第二阈值电压时,产生一掉电阶跃信号以输出;波形整合模块,连接于所述上电复位模块和所述掉电检测模块,用于在电源上电时,将所述上电阶跃信号进行波形整合,产生一上电复位阶跃信号以输出;在电源掉电时,将所述掉电阶跃信号进行波形整合,产生一掉电检测阶跃信号以输出;脉冲产生模块,连接于所述波形整合模块,用于在电源上电时,对所述上电复位阶跃信号进行处理,产生一上电复位脉冲信号以输出;在电源掉电时,对所述掉电检测阶跃信号进行处理,产生一掉电检测脉冲信号以输出;其中,在所述脉冲产生模块产生所述上电复位脉冲信号后,所述上电复位/掉电检测电路进入电压稳定状态,实现零静态功耗。可选地,所述上电复位模块包括:上电检测电路,用于在电源上电时,检测所述电源电压;上电阶跃信号产生电路,连接于所述上电检测电路,用于比较所述电源电压和所述第一阈值电压,并在所述电源电压大于所述第一阈值电压时,产生所述上电阶跃信号以输出。可选地,所述上电检测电路包括:至少一个第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管及第三NMOS管,其中所述第一PMOS管的源极端接入电源电压,所述第一PMOS管的栅极端连接于所述第一PMOS管的漏极端,所述第一PMOS管的漏极端连接于所述第一NMOS管的漏极端,所述第一NMOS管的栅极端连接于所述上电阶跃信号产生电路,所述第一NMOS管的源极端连接于所述第二NMOS管的漏极端,所述第二NMOS管的栅极端连接于所述第二NMOS管的漏极端,同时连接于所述第三NMOS管的栅极端,所述第二NMOS管的源极端接地,所述第三NMOS管的源极端接地,所述第三NMOS管的漏极端连接于所述第二PMOS管的栅极端,所述第二PMOS管的栅极端作为所述上电检测电路的输出端,所述第二PMOS管的源极端连接于所述第二PMOS管的漏极端,同时连接于所述电源电压;其中,在所述第一PMOS管的数量大于1时,多个所述第一PMOS管串联。可选地,所述上电阶跃信号产生电路包括:第一反相器、第二反相器、第三反相器及第四NMOS管,其中所述第一反相器的输入端连接于所述上电检测电路的输出端,同时连接于所述第四NMOS管的漏极端,所述第一反相器的输出端连接于所述第二反相器的输入端,所述第二反相器的输出端连接于所述第三反相器的输入端,同时连接于所述上电检测电路和所述掉电检测模块,所述第三反相器的输出端作为所述上电阶跃信号产生电路的输出端,同时连接于所述第四NMOS管的栅极端,所述第四NMOS管的源极端接地。可选地,所述掉电检测模块包括:掉电检测电路,用于在电源掉电时,检测所述电源电压;掉电阶跃信号产生电路,连接于所述掉电检测电路和所述上电复位模块,用于比较所述电源电压和所述第二阈值电压,并在所述电源电压小于所述第二阈值电压时,产生所述掉电阶跃信号以输出。可选地,所述掉电检测电路包括:至少一个第三PMOS管及第五NMOS管,其中所述第三PMOS管的源极端接入电源电压,所述第三PMOS管的栅极端连接于所述第三PMOS管的漏极端,所述第三PMOS管的漏极端连接于所述第五NMOS管的栅极端,并且作为所述掉电检测电路的输出端,所述第五NMOS管的源极端连接于所述第五NMOS管的漏极端,同时接地;其中,在所述第三PMOS管的数量大于1时,多个所述第三PMOS管串联。可选地,所述掉电阶跃信号产生电路包括:第四PMOS管、第四反相器、第五反相器、第六NMOS管、第七NMOS管及第八NMOS管,其中所述第四PMOS管的源极端连接于所述掉电检测电路的输出端,所述第四PMOS管的栅极端接入电源电压,所述第四PMOS管的漏极端连接于所述第四反相器的输入端,所述第四反相器的输出端连接于所述第五反相器的输入端,所述第五反相器的输出端连接于所述第六NMOS管的栅极端,同时作为所述掉电阶跃信号产生电路的输出端,所述第六NMOS管的源极端连接于所述第六NMOS管的漏极端,同时接地,所述第七NMOS管的栅极端连接于所述上电复位模块,所述第七NMOS管的源极端接地,所述第七NMOS管的漏极端连接于所述第八NMOS管的栅极端,同时连接于所述第四反相器的输入端,所述第八NMOS管的源极端连接于所述第八NMOS管的漏极端,同时接地。可选地,所述波形整合模块包括:第五PMOS管、第九NMOS管及第十NMOS管,其中所述第五PMOS管的源极端连接于所述上电复位模块的输出端,所述第五PMOS管的栅极端连接于所述掉电检测模块的输出端,所述第五PMOS管的漏极端连接于所述第九NMOS管的漏极端,同时连接于所述第十NMOS管的栅极端,并且作为所述波形整合模块的输出端,所述第九NMOS管的源极端接地,所述第九NMOS管的栅极端连接于所述掉电检测模块的输出端,所述第十NMOS管的源极端接地,所述第十NMOS管的漏极端连接于所述掉电检测模块的输出端。可选地,所述脉冲产生模块包括:缓冲器及异或门,其中所述缓冲器的输入端连接于所述波形整合模块的输出端,同时连接于所述异或门的第一输入端,所述缓冲器的输出端连接于所述异或门的第二输入端,所述异或门的输出端作为所述脉冲产生模块的输出端。本专利技术还提供了一种利用上述上电复位/掉电检测电路实现上电复位/掉电检测的方法,所述实现方法包括:在电源上电时,所述上电复位模块检测所述电源电压,并在所述电源电压大于所述第一阈值电压时,产生所述上电阶跃信号;所述波形整合模块对所述上电阶跃信号进行波形整合,产生所述上电复位阶跃信号;所述脉冲产生模块对所述上电复位阶跃信号进行处理,产生所述上电复位脉冲信号,以实现上电复位本文档来自技高网...

【技术保护点】
1.一种具有零静态功耗的上电复位/掉电检测电路,其特征在于,所述上电复位/掉电检测电路包括:上电复位模块,用于在电源上电时,检测电源电压,并在电源电压大于第一阈值电压时,产生一上电阶跃信号以输出;掉电检测模块,连接于所述上电复位模块,用于在电源掉电时,检测电源电压,并在电源电压小于第二阈值电压时,产生一掉电阶跃信号以输出;波形整合模块,连接于所述上电复位模块和所述掉电检测模块,用于在电源上电时,将所述上电阶跃信号进行波形整合,产生一上电复位阶跃信号以输出;在电源掉电时,将所述掉电阶跃信号进行波形整合,产生一掉电检测阶跃信号以输出;脉冲产生模块,连接于所述波形整合模块,用于在电源上电时,对所述上电复位阶跃信号进行处理,产生一上电复位脉冲信号以输出;在电源掉电时,对所述掉电检测阶跃信号进行处理,产生一掉电检测脉冲信号以输出;其中,在所述脉冲产生模块产生所述上电复位脉冲信号后,所述上电复位/掉电检测电路进入电压稳定状态,实现零静态功耗。

【技术特征摘要】
1.一种具有零静态功耗的上电复位/掉电检测电路,其特征在于,所述上电复位/掉电检测电路包括:上电复位模块,用于在电源上电时,检测电源电压,并在电源电压大于第一阈值电压时,产生一上电阶跃信号以输出;掉电检测模块,连接于所述上电复位模块,用于在电源掉电时,检测电源电压,并在电源电压小于第二阈值电压时,产生一掉电阶跃信号以输出;波形整合模块,连接于所述上电复位模块和所述掉电检测模块,用于在电源上电时,将所述上电阶跃信号进行波形整合,产生一上电复位阶跃信号以输出;在电源掉电时,将所述掉电阶跃信号进行波形整合,产生一掉电检测阶跃信号以输出;脉冲产生模块,连接于所述波形整合模块,用于在电源上电时,对所述上电复位阶跃信号进行处理,产生一上电复位脉冲信号以输出;在电源掉电时,对所述掉电检测阶跃信号进行处理,产生一掉电检测脉冲信号以输出;其中,在所述脉冲产生模块产生所述上电复位脉冲信号后,所述上电复位/掉电检测电路进入电压稳定状态,实现零静态功耗。2.根据权利要求1所述的具有零静态功耗的上电复位/掉电检测电路,其特征在于,所述上电复位模块包括:上电检测电路,用于在电源上电时,检测所述电源电压;上电阶跃信号产生电路,连接于所述上电检测电路,用于比较所述电源电压和所述第一阈值电压,并在所述电源电压大于所述第一阈值电压时,产生所述上电阶跃信号以输出。3.根据权利要求2所述的具有零静态功耗的上电复位/掉电检测电路,其特征在于,所述上电检测电路包括:至少一个第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管及第三NMOS管,其中所述第一PMOS管的源极端接入电源电压,所述第一PMOS管的栅极端连接于所述第一PMOS管的漏极端,所述第一PMOS管的漏极端连接于所述第一NMOS管的漏极端,所述第一NMOS管的栅极端连接于所述上电阶跃信号产生电路,所述第一NMOS管的源极端连接于所述第二NMOS管的漏极端,所述第二NMOS管的栅极端连接于所述第二NMOS管的漏极端,同时连接于所述第三NMOS管的栅极端,所述第二NMOS管的源极端接地,所述第三NMOS管的源极端接地,所述第三NMOS管的漏极端连接于所述第二PMOS管的栅极端,所述第二PMOS管的栅极端作为所述上电检测电路的输出端,所述第二PMOS管的源极端连接于所述第二PMOS管的漏极端,同时连接于所述电源电压;其中,在所述第一PMOS管的数量大于1时,多个所述第一PMOS管串联。4.根据权利要求2所述的具有零静态功耗的上电复位/掉电检测电路,其特征在于,所述上电阶跃信号产生电路包括:第一反相器、第二反相器、第三反相器及第四NMOS管,其中所述第一反相器的输入端连接于所述上电检测电路的输出端,同时连接于所述第四NMOS管的漏极端,所述第一反相器的输出端连接于所述第二反相器的输入端,所述第二反相器的输出端连接于所述第三反相器的输入端,同时连接于所述上电检测电路和所述掉电检测模块,所述第三反相器的输出端作为所述上电阶跃信号产生电路的输出端,同时连接于所述第四NMOS管的栅极端,所述第四NMOS管的源极端接地。5.根据权利要求1所述的具有零静态功耗的上电复位/掉电检测电路,其特征在于,所述掉电检测模块包括:掉电检测电路,用于在电源掉电时,检测所述电源电压;掉电阶跃信号产生电路,连接于所述掉电检测电路和所述上电复位模块,用于比较所述电源电压和所述第二阈值电压,并在所述电源电压小于所述第二阈值电压时,产生所述掉电阶跃信号以输出。6.根据权利要求5所述的具有零静态功耗的上电复位/掉电检测电路,其特征在于,所述掉电检测电路包括:至少一个第三PMOS管及第五NMOS管,其中所述第三PMOS管的源极端接入电源电压,所述第三PMOS管的栅极端连接于所述第三PMOS管的漏极端,所述第三PMOS管的漏极端连接于所述第五NMOS管的栅极端,并且作为所述掉电检测电路的输出端,所述第五NM...

【专利技术属性】
技术研发人员:郭家树陈后鹏宋志棠
申请(专利权)人:中国科学院上海微系统与信息技术研究所
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1