半导体器件及其制造方法技术

半导体器件及其制造方法。一种半导体器件包括设置在基板上的层叠结构，该层叠结构包括牺牲层和绝缘层交替地层叠的第一区域以及导电层和绝缘层交替地层叠的第二区域。该层叠结构还包括设置在第一区域与第二区域之间的边界处的第一狭缝绝缘层，其中，该第一狭缝绝缘层穿透层叠结构并在一个方向上延伸。该层叠结构还包括设置在第二区域中的多个狭缝绝缘图案，其中，所述多个狭缝绝缘图案穿透层叠结构并沿着所述一个方向布置。导电层当中的至少一个导电层在第一狭缝绝缘层与狭缝绝缘图案之间弯曲。

【技术实现步骤摘要】
半导体器件及其制造方法
本公开的一方面涉及电子装置，更具体地讲，涉及一种半导体器件及其制造方法。
技术介绍
非易失性存储器装置是即使在存储器装置的电源被切断时仍保持所存储的数据的存储器装置。由于存储器单元在基板上以单层形成的二维非易失性存储器装置的集成度的改进达到其极限，近来已提出了存储器单元在基板上垂直地层叠的三维非易失性存储器装置。三维非易失性存储器装置包括交替地层叠的层间绝缘层和栅极以及穿透层间绝缘层和栅极的沟道层。存储器单元沿着沟道层层叠。已开发了各种结构和制造方法以改进三维非易失性存储器装置的操作可靠性。然而，由于这项新技术尚处于起步阶段，所以仍有待进行许多改进。
技术实现思路
本文的实施方式涉及具有层叠结构的稳定三维(3-D)半导体器件的改进的特性和制造方法。在一些情况下，这些半导体器件包括多个层叠的存储器单元。根据本公开的一方面，提供了一种半导体器件，该半导体器件包括设置在基板上的层叠结构，该层叠结构具有牺牲层和绝缘层交替地层叠的第一区域以及导电层和绝缘层交替地层叠的第二区域。该半导体器件还包括设置在第一区域与第二区域之间的边界处的第一狭缝绝缘层，该第一狭缝绝缘层穿透层叠结构并在一个方向上延伸。该半导体器件还包括设置在第二区域中的多个狭缝绝缘图案，所述多个狭缝绝缘图案穿透层叠结构并沿着所述一个方向布置，其中，导电层当中的至少一个导电层在第一狭缝绝缘层与狭缝绝缘图案之间弯曲。根据本公开的一方面，提供了一种半导体器件，该半导体器件包括：具有交替地层叠的牺牲层和绝缘层的第一层叠结构；以及具有交替地层叠的导电层和绝缘层的第二层叠结构。该半导体器件另外包括：设置在第一层叠结构与第二层叠结构之间的第一狭缝绝缘层，并且该第一狭缝绝缘层在一个方向上延伸。该半导体器件还具有穿透第二层叠结构的多个狭缝绝缘图案，所述多个狭缝绝缘图案沿着所述一个方向布置，其中，狭缝绝缘图案具有比第一狭缝绝缘层低的高度。根据本公开的一方面，提供了一种制造半导体器件的方法，该方法包括以下步骤：在基板上形成层叠结构，该层叠结构包括交替地层叠的牺牲层和绝缘层；以及形成穿透层叠结构并在一个方向上延伸的第一狭缝绝缘层。该方法还包括以下步骤：形成穿透层叠结构并沿着所述一个方向布置的多个狭缝绝缘图案；以及形成穿透层叠结构并在所述一个方向上延伸的第二狭缝，其中，狭缝绝缘图案被设置在第一狭缝绝缘层与第二狭缝之间。该方法还包括以下步骤：通过第二狭缝利用导电层取代设置在第一狭缝绝缘层与狭缝绝缘图案之间以及狭缝绝缘图案与第二狭缝之间的牺牲层，其中，导电层当中的至少一个导电层在第一狭缝绝缘层与狭缝绝缘图案之间弯曲。根据本公开的一方面，提供了一种制造半导体器件的方法，该方法包括以下步骤：形成层叠结构，该层叠结构包括交替地层叠的牺牲层和绝缘层；以及形成穿透层叠结构并在一个方向上延伸的第一狭缝绝缘层。该方法另外包括以下步骤：形成穿透层叠结构并沿着所述一个方向布置的多个狭缝绝缘图案；以及还形成穿透层叠结构并在所述一个方向上延伸的第二狭缝，其中，狭缝绝缘图案被设置在第一狭缝绝缘层与第二狭缝之间。该方法还包括以下步骤：通过经由第二狭缝去除牺牲层以使得设置在第一狭缝绝缘层的一侧的牺牲层保留，设置在第一狭缝绝缘层的另一侧的牺牲层被去除来形成开口。该方法还包括以下步骤：执行热处理工艺，其中，第一狭缝绝缘层和狭缝绝缘图案以不同的高度收缩；以及在所述开口中形成导电层。附图说明下面参照附图详细描述实施方式。所提供的实施方式不应被解释为限于本文所阐述的描述和附图。本领域的普通技术人员将理解，在不脱离下面的权利要求书中所阐述的教导的范围的情况下，可进行各种修改和改变。因此，说明书和附图应被视为例示性的而非限制性的，并且所有这些修改旨在被包括在本教导的范围内。在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为“在”两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相似标号始终指代相似元件。图1A至图1C示出了图示根据本公开的实施方式的半导体器件的结构的示图。图2A和图2B示出了图示根据本公开的实施方式的半导体器件的结构的示图。图3A至图6A以及图3B至图6B示出了图示根据本公开的实施方式的半导体器件的制造方法的截面图。图7和图8示出了图示根据本公开的实施方式的存储器系统的配置的框图。图9和图10示出了图示根据本公开的实施方式的计算系统的配置的框图。具体实施方式参照附图描述本公开的示例实施方式。然而，本公开的实施方式可采取许多不同的形式，并且不应被解释为限于本文所阐述的特定实施方式。提供示例实施方式以方便对通过所包括的权利要求阐述的本文的教导的彻底和完整的理解。在不脱离本教导的范围的情况下，本文所呈现的示例实施方式的特征可按照各种各样的形式采用。在附图中，为了清晰，组件的相对尺寸和组件之间的间距可能被夸大。因此，所包括的附图未必按比例绘制。贯穿附图所呈现的各种视图，附图中的相似标号指代相似的元件。在说明书中，当元件被称为“连接”或“联接”到另一元件时，所述元件可彼此直接连接或联接，或者所述元件可在其间夹着一个或更多个中间元件的情况下彼此间接连接或联接。除非另外具体地说明，否则被称为“包括”组件的元件指示除了该元件的任何明确说明的组件之外该元件还可包括一个或更多个其它组件。图1A至图1C示出了图示根据本公开的实施方式的半导体器件的结构的示图。具体地，图1A示出立体图，图1B示出截面图，图1C示出布局图。参照图1A，半导体器件包括层叠结构ST、第一狭缝绝缘层SLI1和狭缝绝缘图案SLIP。另外，半导体器件还可包括第二狭缝绝缘层SLI2。层叠结构ST可设置在基板(未示出)上并且可包括第一区域R1和第二区域R2。层叠结构ST的第一区域R1可包括交替地层叠的牺牲层11和绝缘层12。层叠结构ST的第二区域R2可包括交替地层叠的导电层13和绝缘层14。换言之，层叠结构ST可包括牺牲层11和绝缘层12交替地层叠的第一层叠结构ST1以及导电层13和绝缘层14交替地层叠的第二层叠结构ST2。这里，牺牲层11可以是相对于绝缘层12具有高蚀刻选择比的层。例如，牺牲层11可以是介电层。牺牲层11可以是氮化物层，绝缘层12可以是氧化物层。导电层13可以是字线、选择线、导电焊盘等，并且可包括诸如钨的金属。第一狭缝绝缘层SLI1在第一方向I-I’上延伸并穿透层叠结构ST。第一狭缝绝缘层SLI1可设置在第一区域R1与第二区域R2之间的边界处，并且可将第一区域R1和第二区域R2彼此空间隔离和电隔离。换言之，第一狭缝绝缘层SLI1可设置在第一层叠结构ST1与第二层叠结构ST2之间，并且第一狭缝绝缘层SLI1可将第一层叠结构ST1和第二层叠结构ST2彼此空间隔离和电隔离。另选地，第一狭缝绝缘层SLI1可设置在第一区域R1与第二区域R2之间的边界处，并且可将牺牲层11和导电层13彼此隔离。狭缝绝缘图案SLIP可设置在层叠结构ST的第二区域R2中，穿透层叠结构ST，并且沿着第一方向I-I’布置。如所示，多个狭缝绝缘图案SLIP被布置为使得它们的中心在I-I’方向上对齐。在其它实施方式中，多个狭缝绝缘图案SLIP可在第二方向II-II’上偏移以具有交错布置。第二方向II-I本文档来自技高网...

【技术保护点】
1.一种半导体器件，该半导体器件包括：设置在基板上的层叠结构，该层叠结构包括牺牲层和绝缘层交替地层叠的第一区域以及导电层和绝缘层交替地层叠的第二区域；设置在所述第一区域与所述第二区域之间的边界处的第一狭缝绝缘层，该第一狭缝绝缘层穿透所述层叠结构并在一个方向上延伸；以及设置在所述第二区域中的多个狭缝绝缘图案，所述多个狭缝绝缘图案穿透所述层叠结构并沿着所述一个方向布置，其中，所述导电层当中的至少一个导电层在所述第一狭缝绝缘层与所述狭缝绝缘图案之间弯曲。

【技术特征摘要】
2017.08.01 KR 10-2017-00978241.一种半导体器件，该半导体器件包括：设置在基板上的层叠结构，该层叠结构包括牺牲层和绝缘层交替地层叠的第一区域以及导电层和绝缘层交替地层叠的第二区域；设置在所述第一区域与所述第二区域之间的边界处的第一狭缝绝缘层，该第一狭缝绝缘层穿透所述层叠结构并在一个方向上延伸；以及设置在所述第二区域中的多个狭缝绝缘图案，所述多个狭缝绝缘图案穿透所述层叠结构并沿着所述一个方向布置，其中，所述导电层当中的至少一个导电层在所述第一狭缝绝缘层与所述狭缝绝缘图案之间弯曲。2.根据权利要求1所述的半导体器件，其中，所述导电层当中的第一导电层在所述第一狭缝绝缘层与所述狭缝绝缘图案之间向上弯曲，并且所述导电层当中的第二导电层被设置在比所述第一导电层的水平高的水平处并在所述第一狭缝绝缘层与所述狭缝绝缘图案之间向下弯曲。3.根据权利要求1所述的半导体器件，该半导体器件还包括设置在所述第二区域中的第二狭缝绝缘层，该第二狭缝绝缘层穿透所述层叠结构并在所述一个方向上延伸，其中，所述狭缝绝缘图案被设置在所述第一狭缝绝缘层与所述第二狭缝绝缘层之间。4.根据权利要求3所述的半导体器件，其中，所述至少一个导电层在所述第二狭缝绝缘层与所述狭缝绝缘图案之间平行于所述基板，并且所述至少一个导电层在所述第一狭缝绝缘层与所述狭缝绝缘图案之间相对于所述基板以预定角度弯曲。5.根据权利要求3所述的半导体器件，其中，所述第一狭缝绝缘层与所述狭缝绝缘图案之间的距离大于各个所述狭缝绝缘图案的宽度，并且各个所述狭缝绝缘图案的宽度大于所述狭缝绝缘图案与所述第二狭缝绝缘层之间的距离。6.根据权利要求1所述的半导体器件，其中，所述至少一个导电层由于所述狭缝绝缘图案与所述第一狭缝绝缘层之间的高度差而部分地弯曲。7.根据权利要求1所述的半导体器件，其中，相邻的狭缝绝缘图案之间在所述一个方向上的距离等于或大于各个所述狭缝绝缘图案的长度。8.根据权利要求1所述的半导体器件，其中，所述第一区域和所述第二区域通过所述第一狭缝绝缘层彼此隔离。9.根据权利要求1所述的半导体器件，其中，所述第一狭缝绝缘层具有闭合曲线形状的横截面，并且所述第一区域被设置在具有所述闭合曲线形状的所述第一狭缝绝缘层中。10.根据权利要求1所述的半导体器件，该半导体器件还包括：设置在所述基板与所述层叠结构之间的线；以及穿透所述层叠结构的所述第一区域的互连器，该互连器连接到所述线。11.根据权利要求1所述的半导体器件，该半导体器件还包括：设置在所述第二区域中的第二狭缝绝缘层，该第二狭缝绝缘层穿透所述层叠结构并在所述一个方向上延伸；以及设置在所述第二区域中的第三狭缝绝缘层，该第三狭缝绝缘层穿透所述层叠结构并在所述一个方向上延伸，其中，所述狭缝绝缘图案被设置在所述第一狭缝绝缘层与所述第二狭缝绝缘层之间，并且所述第二狭缝绝缘层被设置在所述狭缝绝缘图案与所述第三狭缝绝缘层之间。12.根据权利要求11所述的半导体器件，其中，所述至少一个导电层在所述第二狭缝绝缘层与所述狭缝绝缘图案之间以及在所述第三狭缝绝缘层与所述第二狭缝绝缘层之间平行于所述基板，并且所述至少一个导电层在所述第一狭缝绝缘层与所述狭缝绝缘图案之间相对于所述基板以预定角度弯曲。13.一种半导体器件，该半导体器件包括：包括交替地层叠的牺牲层和绝缘层的第一层叠结构；包括交替地层叠的导电层和绝缘层的第二层叠结构；设置在所述第一层叠结构与所述第二层叠结构之间的第一狭缝绝缘层，该第一狭缝绝缘层在一个方向上延伸；以及穿透所述第二层叠结构的多个狭缝绝缘图案，所述多个狭缝绝缘图案沿着所述一个方向布置，其中，所述狭缝绝缘图案具有比所述第一狭缝绝缘层的高度低的高度。14.根据权利要求13所述的半导体器件，其中，所述导电层当中的至少一个导电层由于所述狭缝绝缘图案与所述第一狭缝绝缘层之间的高度差而部分地弯曲。15.根据权利要求13所述的半导体器件，其中，所述导电层当中的至少一个导电层由于所述狭缝绝缘图案与所述第一狭缝绝缘层之间的高度差而部分地弯曲。16.根据权利要求13所述的半导体器件，其中，所述导电层当中的第一导电层在所述第一狭缝绝缘层与所述狭缝绝缘图案之间向上弯曲，并且所述导电层当中的第二导电层被设置在比所述第一导电层的水平高的水平处并在所述第一狭缝绝缘层与所述狭缝绝缘图案之间向下弯曲。17.根据权利要求13所述的半导体器件，其中，相邻的狭缝绝缘图案之间在所述一个方向上的距离等于或大于各个所述狭缝绝缘图案的长度。18.根据权利要求13所述的半导体器件，其中，所述第一层叠结构和所述第二层叠结构通过所述第一狭缝绝缘层彼此隔离。19.根据权利要求13所述的半导体器件，其中，所述第一狭缝绝缘层具有闭合曲线形状的横截面，并且第一区域被设置在具有所述闭合曲线形状的所述第一狭缝绝缘层中。20.根据权利要求13所述的半导体器件，该半导体器件还包括：设置在所述第一层叠结构下方的线；以及穿透所述第一层叠结构的互连器...

【专利技术属性】
技术研发人员：朴海赞，金在泽，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR