制造半导体装置的方法制造方法及图纸

本公开涉及制造半导体装置的方法。所述方法包括：提供衬底，所述衬底之上形成有第一电介质层以及形成在所述第一电介质层中的第一金属层；在所述第一电介质层和所述第一金属层上形成第二电介质层；在所述第二电介质层中形成通孔和沟槽，其中，所述沟槽的部分设置在所述通孔之上并与之连通，并且其中，所述第一金属层的部分通过所述通孔的底部暴露；在腔室中，对通过所述通孔的底部暴露的第一金属层的部分进行预清洁；在所述腔室中，在所述通孔和所述沟槽的底部和侧壁以及所述第二电介质层的上表面上形成阻挡层。

【技术实现步骤摘要】
制造半导体装置的方法
本公开涉及半导体领域，具体来说，涉及用于制造半导体装置的方法及通过该方法得到的半导体装置。
技术介绍
在半导体装置的制造过程中，需要形成多个金属布线层，并且所述多个金属布线层之间彼此电连接。在依次形成多个金属布线层的过程中，现有的工艺流程仍然不能完全避免冗余时间(即待加工晶片的等待时间)，从而限制整个工艺流程的吞吐率。因此存在对于新的技术的需求。
技术实现思路
本公开的目的之一是提供新型的制造半导体装置的方法及通过该方法制造的半导体装置。根据本公开的一个方面，提供了一种制造半导体装置的方法，所述方法包括：提供衬底，所述衬底之上形成有第一电介质层以及形成在所述第一电介质层中的第一金属层；在所述第一电介质层和所述第一金属层上形成第二电介质层；在所述第二电介质层中形成通孔和沟槽，其中，所述沟槽的部分设置在所述通孔之上并与之连通，并且其中，所述第一金属层的部分通过所述通孔的底部暴露；在腔室中，对通过所述通孔的底部暴露的第一金属层的部分进行预清洁；在所述腔室中，在所述通孔和所述沟槽的底部和侧壁以及所述第二电介质层的上表面上形成阻挡层。根据本公开的另一个方面，提供了一种通过如前所述的制造半导体装置的方法得到的半导体装置。通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得更为清楚。附图说明构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：图1示出了根据本公开的示例性实施例的制造半导体装置的方法100的流程图。图2示出了根据本公开的示例性实施例的制造半导体装置的方法100的一个具体示例的一个步骤处的装置截面示意图。图3示出了根据本公开的示例性实施例的在图2所示的步骤之后执行的步骤处的装置截面示意图。图4示出了根据本公开的示例性实施例的在图3所示的步骤之后执行的步骤处的装置截面示意图。图5示出了根据本公开的示例性实施例的图4所示的步骤处的装置俯视图。图6示出了根据本公开的示例性实施例的制造半导体装置的方法100中可以使用的腔室的示意图。图7示出了根据本公开的示例性实施例的在图4所示的步骤之后执行的步骤处的装置截面示意图。图8示出了根据本公开的示例性实施例的在图7所示的步骤之后执行的步骤处的装置截面示意图。注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。具体实施方式下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。图1示出了根据本公开的示例性实施例的制造半导体装置的方法100的流程图。具体而言，如图1所示，制造半导体装置的方法100包括：提供衬底，该衬底之上形成有第一电介质层以及在第一电介质层中的第一金属层(步骤S1)。在一些实施方式中，衬底可以包括一元半导体材料(诸如，硅或锗等)或化合物半导体材料(诸如碳化硅、硅锗、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)或其组合。衬底中还可以形成有各种结构，例如各种类型的半导体器件以及接触件等等。在一些实施例中，第一电介质层可以为单层或者多层结构，例如可以包括氮化硅层和设置在氮化硅层之上的氧化硅层。在一些实施例中，衬底还可以包括第三电介质层和形成在第三电介质层中的接触件，其中接触件可以包括金属物(W)。在这种情况下，第一电介质层可以形成在第三电介质层之上，并且第一金属层可以电连接到接触件。继续参考图1，制造半导体装置的方法100还可以包括：在第一电介质层和第一金属层上形成第二电介质层(步骤S2)。在一些实施例中，可以使用沉积工艺来形成第二电介质层，包括但不限于使用分子束外延(MBE)、化学气相沉积(CVD)、等离子增强CVD(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)、化学溶液沉积、毯式沉积以及其它可能的沉积工艺来沉积电介质材料。在一些实施方式中，在沉积步骤之后，可以使用诸如化学机械平坦化(CMP)等适合的工艺对电介质层进行平坦化处理。在一些实施例中，第二电介质层可以为单层或者多层结构，例如可以包括氮化硅层和设置在氮化硅层之上的氧化硅层。制造半导体装置的方法100还可以包括：在第二电介质层中形成通孔和沟槽，其中，沟槽的部分设置在通孔之上并与之连通，并且，第一金属层的部分通过通孔的底部暴露(步骤S3)。在一些实施例中，在第二电介质层中形成通孔和沟槽的步骤可以通过多次光刻和蚀刻处理来完成。在一个实施例中，可以先在第二电介质层中蚀刻出沟槽图案，然后再蚀刻出通孔。在另一个实施例中，可以首先在第二电介质层中蚀刻出通孔，然后再蚀刻出沟槽。在再一个实施例中，可以采用自对准方法形成沟槽和通孔。本领域的技术人员均明白，上述形成通孔和沟槽的处理步骤仅仅是例示性的而非限制性的，通孔和沟槽的形成可以根据实际应用选择任意适合的方式来完成。继续参考图1，制造半导体装置的方法100还可以包括：在腔室中，对通过通孔的底部暴露的第一金属层的部分进行预清洁(步骤S4)。在制造半导体装置的加工过程中，通过通孔的底部暴露的第一金属层可能会被氧化，因此在进行接下来的步骤(尤其是形成电连接到第一金属层的其他结构的步骤)之前需要去掉氧化物。在传统的加工流程中，会使用等离子体溅射来去除氧化物，但这会在第一金属层的暴露部分处造成缺陷从而影响半导体装置的整体性能。在根据本公开的实施例的制造方法中，采用的是通入反应性气体来还原氧化物的方法，这能够温和的去除氧化物同时不引入缺陷。在一些实施例中，预清洁可以包括：向腔室中通入第一气体并将该第一气体引导至通孔的底部，在使得第一气体与通过通孔的底部暴露的第一金属层的部分充分接触之后，去除腔室中的残留气体。其中，第一气体能够将被氧化的第一金属层的部分还原。在一个实施例中，去除所述腔室中的残留气体可以包括对所述腔室进行抽真空。抽真空可以例如使用超低温抽真空技术，即，通过超低温使得腔室内的许多杂质凝固而后将杂质排出腔室外。在一些实施例中，第一金属层可以包括铜，并且第一气体可以包括例如本文档来自技高网...

【技术保护点】
1.一种制造半导体装置的方法，其特征在于，所述方法包括：提供衬底，所述衬底之上形成有第一电介质层以及形成在所述第一电介质层中的第一金属层；在所述第一电介质层和所述第一金属层上形成第二电介质层；在所述第二电介质层中形成通孔和沟槽，其中，所述沟槽的部分设置在所述通孔之上并与之连通，并且其中，所述第一金属层的部分通过所述通孔的底部暴露；在腔室中，对通过所述通孔的底部暴露的第一金属层的部分进行预清洁；在所述腔室中，在所述通孔和所述沟槽的底部和侧壁以及所述第二电介质层的上表面上形成阻挡层。

【技术特征摘要】
1.一种制造半导体装置的方法，其特征在于，所述方法包括：提供衬底，所述衬底之上形成有第一电介质层以及形成在所述第一电介质层中的第一金属层；在所述第一电介质层和所述第一金属层上形成第二电介质层；在所述第二电介质层中形成通孔和沟槽，其中，所述沟槽的部分设置在所述通孔之上并与之连通，并且其中，所述第一金属层的部分通过所述通孔的底部暴露；在腔室中，对通过所述通孔的底部暴露的第一金属层的部分进行预清洁；在所述腔室中，在所述通孔和所述沟槽的底部和侧壁以及所述第二电介质层的上表面上形成阻挡层。2.根据权利要求1所述的制造半导体装置的方法，其特征在于，进行预清洁包括：向所述腔室中通入第一气体并将该第一气体引导至所述通孔的底部，以及在使得所述第一气体与通过所述通孔的底部暴露的所述第一金属层的部分充分接触之后，去除所述腔室中的残留气体，其中，所述第一气体能够将被氧化的第一金属层的部分还原。3.根据权利要求2所述的制造半导体装置的方法，其特征在于，去除所述腔室中的残留气体包括对所述腔室进行抽真空。4.根据权利要求3所述的制造半导体装置的方...

【专利技术属性】
技术研发人员：闫浩，吴孝哲，林宗贤，吴龙江，熊建锋，杨基磊，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32