用于SONOS单元的灵敏放大器电路制造技术

技术编号:20366697 阅读:40 留言:0更新日期:2019-02-16 18:16
本发明专利技术公开了一种用于SONOS单元的灵敏放大器电路,包括:三个PMOS晶体管、三个NMOS晶体管、一压控电流源、一电容、一反相器、一缓冲器和一钳位电位fd产生电路组成;fd产生电路由一电流源、两个NMOS晶体管、一电阻和一二极管;第一电流源的一端与电源电压端vpwr连接,另一端与第四NMOS晶体管的栅极、第五NMOS晶体管的栅极和漏极相连接并作为fd电位输出端;第五NMOS晶体管的源极与第一电阻的一端连接,第一电阻的另一端与第一二极管的输入端连接,二极管的输出端接地;第四NMOS晶体管的漏极、源极和衬底接地。本发明专利技术还公开了一种用于所述灵敏放大器电路的钳位电位产生电路。本发明专利技术能够增加SONOS E单元低温的读裕量。

【技术实现步骤摘要】
用于SONOS单元的灵敏放大器电路
本专利技术涉及半导体集成电路领域,特别是涉及一种用于SONOS(Semiconductor-Oxide-Nitride-Oxide-Semiconductor闪速存储器)单元的灵敏放大器(SA)电路。本专利技术还涉及一种用于所述灵敏放大器电路的钳位电位产生电路。
技术介绍
传统的SA电路如图1所示,通过PMOS晶体管MP2管,经NMOS晶体管MN3对所选节点bl进行预充电,节点bl电位嵌位在反相器INV1的翻转点。当节点bl稳定在该翻转点电位,预充电结束后,SONOSE单元会有大电流,SONOSP单元基本没有电流。单元电流经PMOS晶体管MP3镜像到PMOS晶体管MP1,参考电流Iref经NMOS晶体管MN2镜像到NMOS晶体管MN1。参考电流Iref的电流值取SONOSE单元电流的一半。单元镜像电流Imirror同参考电流Iref相比较,如果读SONOSE单元大电流,则节点vd电位升高,输出dout=0;如果读SONOSP单元,节点vd电位下降,则输出dout=1。SONOSE单元电流,有正温度系数,低温电流小,高温电流大。用反相器INV1的翻转点钳位节点bl的电压,该电压没有很明显的温度系数,因此低温读出的SONOSE单元电流也会偏小,低温SONOSE单元的读裕量会偏小。
技术实现思路
本专利技术要解决的技术问题是提供一种用于SONOS单元的灵敏放大器电路,能够增加SONOSE单元低温的读余量;为此,本专利技术还要提供一种用于所述灵敏放大器电路的钳位电位产生电路。为解决上述技术问题,本专利技术的用于SONOS单元的灵敏放大器电路,包括:三个PMOS晶体管、三个NMOS晶体管、一压控电流源、一电容、一反相器、一缓冲器和一钳位电位fd产生电路;第一PMOS晶体管~第三PMOS晶体管的源极与电源电压端vpwr相连接,第二PMOS晶体管的栅极输入预充电的反相信号preb,其的漏极与第三PMOS晶体管的栅极和漏极、第一PMOS晶体管的栅极和第三NMOS晶体管的漏极相连接,其连接的节点记为vc;第三NMOS晶体管的栅极与钳位电位fd电位产生电路的输出端相连接,其源极与第一压控电流源的正端和第一电容的一端相连接,该连接的节点记为b1,第一压控电流源的负端和第一电容的另一端接地GND;第一PMOS晶体管的漏极与第一反相器的输入端和第一NMOS晶体管的漏极相连接,其连接的节点记为vd;第一NMOS晶体管的栅极、第二NMOS晶体管的栅极和漏极与参考电流源lref的一端相连接,第一NMOS晶体管的源极和第二NMOS晶体管的源极接地GND;第一反相器的输出端与第一缓冲器的输入端相连接,第一缓冲器的输出端作为电路的输出端dout;其中:钳位电位fd产生电路,包括:一电流源、两个NMOS晶体管、一电阻和一二极管;第一电流源的一端与电源电压端vpwr相连接,另一端与第四NMOS晶体管的栅极、第五NMOS晶体管的栅极和漏极相连接,其连接的节点作为钳位电位fd的输出端;第五NMOS晶体管的源极与第一电阻的一端相连接,第一电阻的另一端与第一二极管的输入端相连接,第一二极管的输出端接地GND;第四NMOS晶体管的漏极、源极和衬底接地GND。采用本专利技术的用于SONOS单元的灵敏放大器电路,能够有效增加SONOSE单元低温的读裕量。SONOS存储器,高温读裕量充足,而低温读SONOSE单元的读裕量经常偏小。在产品量产的时候,会由于读裕量偏小,导致产品达不到可靠性指标,影响产品良率。越是高性能产品,越需要高可靠性指标。读裕量的增加,能够提升工艺生产裕量,产品有更好的良率。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明:图1是现有的用于SONOS单元的灵敏放大器电路原理图;图2是改进的用于SONOS单元的灵敏放大器电路一实施例原理图;图3是图2中采用的fd电位产生电路一实施例原理图。具体实施方式假设节点fd的电压有负温度系数,低温下节点fd的电压高,节点bl的电位也就高,使得低温下的SONOSE单元读电流变大,增加了低温的读余量。参见图2并结合图3所示,改进的用于SONOS单元的灵敏放大器电路,在下面的实施例中,包括;三个PMOS晶体管MP1~MP3、三个NMOS晶体管MN1~MN3、一个压控电流源lcell、一电容C1、一反相器FX1、一缓冲器HC1和一钳位电位fd产生电路。三个PMOS晶体管MP1~MP3的源极与电源电压端vpwr相连接,PMOS晶体管MP2的栅极输入预充电的反相信号preb,PMOS晶体管MP2的漏极与PMOS晶体管MP3的栅极和漏极、PMOS晶体管MP1的栅极和NMOS晶体管MN3的漏极相连接,其连接的节点记为vc。NMOS晶体管MN3的栅极与钳位电位fd产生电路的输出端相连接。NMOS晶体管MN3的源极与压控电流源lcell的正端和电容C1的一端相连接,该连接的节点记为b1,压控电流源lcell的负端和电容C1的另一端接地GND。PMOS晶体管MP1的漏极与反相器FX1的输入端和NMOS晶体管MN1的漏极相连接,其连接的节点记为vd。NMOS晶体管MN1的栅极、NMOS晶体管MN2的栅极和漏极与参考电流源lref的一端相连接,NMOS晶体管MN1的源极和NMOS晶体管MN2的源极接地GND。反相器FX1的输出端与缓冲器HC1的输入端相连接,缓冲器HC1的输出端作为电路的输出端dout。钳位电位fd产生电路,包括:一电流源Ia、两个NMOS晶体管MN4、MN5、一电阻R1和一二极管D1。电流源Ia的一端与电源电压端vpwr相连接,电流源Ia的另一端与NMOS晶体管MN4的栅极、NMOS晶体管MN5的栅极和漏极相连接,其连接的节点作为钳位电位fd的输出端。NMOS晶体管MN5的源极与电阻R1的一端相连接,电阻R1的另一端与二极管D1的输入端相连接,二极管D1的输出端接地GND。NMOS晶体管MN4的漏极、源极和衬底接地GND。节点bl的电压为Vdio+IR+MN5vtn-MN3vtn,其中NMOS晶体管MN5和MN3是同类型的管子,Vtn(N型晶体管阈值电压)可以抵消,最终节点bl的电压是Vdio(二极管的正向导通电压)+IR(电阻上的压降:电流*电阻)。二极管的正偏电压有负温度系数,低温Vdio比高温的Vdio高了200mV左右,低温下能有效提升SONOSE单元的读电流。IR可以提高节点bl的电压。电压提高,读电流也能增加。同时也可以根据需要,用不同温度系数,或者没有温度系数的电阻。进一步调节节点bl电压以及温度特性。对于该读的钳位电压,不能过高,否则会有读干扰;也不能过低,过低会使得读时E单元电流过小。通过图3电路,可以得到适合SONOS单元的位线BL钳位电压。同时该电压存在负温度系数,低温下能有更高的钳位电压。钳位电压提高,SONOS单元上有更大的Vds漏源电压,SONOSE单元能取到更大的电流。有助于提升低温下的读SONOSE单元的读裕量,提升产品良率。以上通过具体实施方式对本专利技术进行了详细的说明,但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种用于SONOS单元的灵敏放大器电路,包括:三个PMOS晶体管、三个NMOS晶体管、一压控电流源、一电容、一反相器、一缓冲器和一钳位电位fd产生电路;第一PMOS晶体管~第三PMOS晶体管的源极与电源电压端vpwr相连接,第二PMOS晶体管的栅极输入预充电的反相信号preb,其的漏极与第三PMOS晶体管的栅极和漏极、第一PMOS晶体管的栅极和第三NMOS晶体管的漏极相连接,其连接的节点记为vc;第三NMOS晶体管的栅极与钳位电位fd电位产生电路的输出端相连接,其源极与第一压控电流源的正端和第一电容的一端相连接,该连接的节点记为b1,第一压控电流源的负端和第一电容的另一端接地GND;第一PMOS晶体管的漏极与第一反相器的输入端和第一NMOS晶体管的漏极相连接,其连接的节点记为vd;第一NMOS晶体管的栅极、第二NMOS晶体管的栅极和漏极与参考电流源lref的一端相连接,第一NMOS晶体管的源极和第二NMOS晶体管的源极接地GND;第一反相器的输出端与第一缓冲器的输入端相连接,第一缓冲器的输出端作为电路的输出端dout;其特征在于:钳位电位fd产生电路,包括:一电流源、两个NMOS晶体管、一电阻和一二极管;第一电流源的一端与电源电压端vpwr相连接,另一端与第四NMOS晶体管的栅极、第五NMOS晶体管的栅极和漏极相连接,其连接的节点作为钳位电位fd的输出端;第五NMOS晶体管的源极与第一电阻的一端相连接,第一电阻的另一端与第一二极管的输入端相连接,第一二极管的输出端接地GND;第四NMOS晶体管的漏极、源极和衬底接地GND。...

【技术特征摘要】
1.一种用于SONOS单元的灵敏放大器电路,包括:三个PMOS晶体管、三个NMOS晶体管、一压控电流源、一电容、一反相器、一缓冲器和一钳位电位fd产生电路;第一PMOS晶体管~第三PMOS晶体管的源极与电源电压端vpwr相连接,第二PMOS晶体管的栅极输入预充电的反相信号preb,其的漏极与第三PMOS晶体管的栅极和漏极、第一PMOS晶体管的栅极和第三NMOS晶体管的漏极相连接,其连接的节点记为vc;第三NMOS晶体管的栅极与钳位电位fd电位产生电路的输出端相连接,其源极与第一压控电流源的正端和第一电容的一端相连接,该连接的节点记为b1,第一压控电流源的负端和第一电容的另一端接地GND;第一PMOS晶体管的漏极与第一反相器的输入端和第一NMOS晶体管的漏极相连接,其连接的节点记为vd;第一NMOS晶体管的栅极、第二NMOS晶体管的栅极和漏极与参考电流源lref的一端相连接,第一NMOS晶体管的源极和第二NMOS晶体管的源极接地GND;第一反相器的输出端与第一缓冲器的输入端相连接,第一缓冲器的输出端作为电路的输出端dout;其特征在于:钳位电位fd产生电路,包括:一电流源、两个NMOS晶体管、一电阻和一二极管;第一电流源的一端与电源电压端vpwr相连接,另一端与第四NMOS晶体管的栅极、第五NMOS晶体管的栅极和漏极相连接,其连接的节点作为钳...

【专利技术属性】
技术研发人员:傅俊亮
申请(专利权)人:上海华虹宏力半导体制造有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1