GOA电路及显示面板制造技术

技术编号:20366480 阅读:27 留言:0更新日期:2019-02-16 18:10
本申请实施例提供的GOA电路及显示面板,通过增加一稳压模块,在不增加额外走线的前提下,当参考低电平信号的电位由于寄生电容而发生变化时,根据第一低频时钟信号和第二低频时钟信号调整参考低电平信号的电位,使的参考低电位信号更加稳定,进而提高GOA电路的稳定性。

【技术实现步骤摘要】
GOA电路及显示面板
本申请涉及显示
,具体涉及一种GOA电路及显示面板。
技术介绍
GOA(英文全称:GateDriveronArray,中文全称:集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上,从而可以省掉栅极驱动集成电路部分,以从材料成本和制作工艺两方面降低产品成本。现有的GOA电路由于寄生电容的耦合作用或漏电流的影响,极易造成GOA电路不稳定。
技术实现思路
本申请实施例的目的在于提供一种GOA电路及显示面板,能够提高GOA电路的稳定性。本申请实施例提供一种GOA电路,包括:多级级联的GOA单元,每一级GOA单元均包括:上拉控制模块、下传模块、上拉模块、下拉模块、下拉维持模块、稳压模块以及自举电容;所述上拉控制模块接入上一级级传信号以及上一级扫描信号,并电性连接于第一节点,用于在所述上一级级传信号的控制下将所述上一级扫描信号输出至所述第一节点;所述下传模块接入高频时钟信号,并电性连接于所述第一节点,用于在所述第一节点的电位控制下输出本级级传信号;所述上拉模块接入所述高频时钟信号,并电性连接于所述第一节点,用于在所述第一节点的电位控制下输出本级扫描信号;所述下拉模块接入下一级扫描信号以及参考低电平信号,并电性连接于所述第一节点以及所述本级扫描信号,用于根据所述下一级扫描信号以及所述参考低电平信号下拉所述第一节点的电位以及所述本级扫描信号的电位;所述下拉维持模块接入第一低频时钟信号、第二低频时钟信号以及所述参考低电平信号,并电性连接于所述第一节点以及所述本级扫描信号,用于在所述下拉模块下拉所述第一节点的电位以及所述本级扫描信号的电位后将所述第一节点的电位以及所述本级扫描信号的电位维持在所述参考低电平信号的电位;所述稳压模块接入所述第一低频时钟信号以及所述第二低频时钟信号,并电性连接于所述参考低电平信号,用于在所述参考低电平信号的电位被抬高时,根据所述第一低频时钟信号和所述第二低频时钟信号将所述参考低电平信号的电位拉低;所述自举电容的一端电性连接于所述第一节点,所述自举电容的另一端电性连接于所述本级扫描信号。在本申请所述的GOA电路中,所述上拉控制模块包括:第一晶体管;所述第一晶体管的栅极电性连接于所述上一级级传信号,所述第一晶体管的源极电性连接于所述上一级扫描信号,所述第一晶体管的漏极电性连接于所述第一节点。在本申请所述的GOA电路中,所述下传模块包括:第二晶体管;所述第二晶体管的栅极电性连接于所述第一节点,所述第二晶体管的源极电性连接于所述高频时钟信号,所述第三晶体管的漏极电性连接于所述本级级传信号。在本申请所述的GOA电路中,所述上拉模块包括:第三晶体管;所述第三晶体管的栅极电性连接于所述第一节点,所述第三晶体管的源极电性连接于所述高频时钟信号,所述第三晶体管的漏极电性连接于所述本级扫描信号。在本申请所述的GOA电路中,所述下拉模块包括:第四晶体管与第五晶体管;所述第四晶体管的栅极以及所述第五晶体管的栅极均电性连接于所述下一级扫描信号;所述第四晶体管的源极以及所述第五晶体管的源极均电性连接于所述参考低电平信号;所述第四晶体管的漏极电性连接于所述第一节点电性连接,所述第五晶体管的漏极电性连接于所述本级扫描信号。在本申请所述的GOA电路中,所述下拉维持模块包括第一下拉维持单元和第二下拉维持单元,所述第一下拉维持单元和所述第二下拉维持单元在所述下拉模块拉低所述第一节点的电位和所述本级扫描信号的电位后,维持所述第一节点的电位和所述本级扫描信号的电位。在本申请所述的GOA电路中,所述第一下拉维持单元包括:第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管;所述第六晶体管的栅极、源极以及所述第七晶体管的源极均电性连接于所述第一低频时钟信号;所述第六晶体管的漏极、所述第七晶体管的栅极以及所述第八晶体管的漏极电性连接;所述第七晶体管的漏极、所述第九晶体管的漏极、所述第十晶体管的栅极以及所述第十一晶体管的栅极电性连接;所述第八晶体管的栅极与所述第九晶体管的栅极均电性连接于所述第一节点;所述第八晶体管的源极、所述第九晶体管的源极、所述第十晶体管的源极以及所述第十一晶体管的源极均电性连接于所述参考低电平信号;所述第十晶体管的漏极电性连接于所述本级扫描信号;所述第十一晶体管的漏极电性连接于所述第一节点;所述第二下拉维持单元包括:第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管;所述第十二晶体管的栅极、源极以及所述第十三晶体管的源极均电性连接于所述第二低频时钟信号;所述第十二晶体管的漏极、所述第十三晶体管的栅极以及所述第十四晶体管的漏极电性连接;所述第十三晶体管的漏极、所述第十五晶体管的漏极、所述第十六晶体管的栅极以及所述第十七晶体管的栅极电性连接;所述第十四晶体管的栅极与所述第十五晶体管的栅极均电性连接于所述第一节点;所述第十四晶体管的源极、所述第十五晶体管的源极、所述第十六晶体管的源极以及所述第十七晶体管的源极均电性连接于所述参考低电平信号;所述第十六晶体管的漏极电性连接于所述本级扫描信号;所述第十七晶体管的漏极电性连接于所述第一节点。在本申请所述的GOA电路中,所述稳压模块包括:第十八晶体管以及第十九晶体管;所述第十八晶体管的栅极电性连接于所述第一低频时钟信号,所述第十八晶体管的源极电性连接于所述第二低频时钟信号,所述第十九晶体管的栅极电性连接于所述第二低频时钟信号,所述第十九晶体管的源极电性连接于所述第一低频时钟信号,所述第十八晶体管的漏极以及所述第十九晶体管的漏极均电性连接于所述参考低电平信号。在本申请所述的GOA电路中,在所述第一低频时钟信号进行高低电平转换时,所述第二低频时钟信号为低电平;在所述第二低频时钟信号进行高低电平转换时,所述第一低频时钟信号为低电平;且除去所述第一低频时钟信号进行高低电平转换和所述第二低频时钟信号进行高低电平转换的时间,所述第一低频时钟信号和所述第二低频时钟信号的极性相反。本申请实施例还提供一种显示面板,包括以上所述的GOA电路。本申请实施例提供的GOA电路及显示面板,通过增加一稳压模块,在不增加额外走线的前提下,当参考低电平信号的电位由于寄生电容而发生变化时,根据第一低频时钟信号和第二低频时钟信号调整参考低电平信号的电位,使的参考低电位信号更加稳定,进而提高GOA电路的稳定性。附图说明为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。图1为本申请实施例提供的GOA电路的结构示意图。图2为本申请实施例提供的GOA电路中一GOA单元的结构示意图。图3为本申请实施例提供的GOA电路中一GOA单元的电路示意图。图4为本申请实施例提供的GOA电路中一GOA单元的信号时序图。图5为本申请实施例提供的显示面板的结构示意图。具体实施方式下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造本文档来自技高网...

【技术保护点】
1.一种GOA电路,其特征在于,包括:多级级联的GOA单元,每一级GOA单元均包括:上拉控制模块、下传模块、上拉模块、下拉模块、下拉维持模块、稳压模块以及自举电容;所述上拉控制模块接入上一级级传信号以及上一级扫描信号,并电性连接于第一节点,用于在所述上一级级传信号的控制下将所述上一级扫描信号输出至所述第一节点;所述下传模块接入高频时钟信号,并电性连接于所述第一节点,用于在所述第一节点的电位控制下输出本级级传信号;所述上拉模块接入所述高频时钟信号,并电性连接于所述第一节点,用于在所述第一节点的电位控制下输出本级扫描信号;所述下拉模块接入下一级扫描信号以及参考低电平信号,并电性连接于所述第一节点以及所述本级扫描信号,用于根据所述下一级扫描信号以及所述参考低电平信号下拉所述第一节点的电位以及所述本级扫描信号的电位;所述下拉维持模块接入第一低频时钟信号、第二低频时钟信号以及所述参考低电平信号,并电性连接于所述第一节点以及所述本级扫描信号,用于在所述下拉模块下拉所述第一节点的电位以及所述本级扫描信号的电位后将所述第一节点的电位以及所述本级扫描信号的电位维持在所述参考低电平信号的电位;所述稳压模块接入所述第一低频时钟信号以及所述第二低频时钟信号,并电性连接于所述参考低电平信号,用于在所述参考低电平信号的电位被抬高时,根据所述第一低频时钟信号和所述第二低频时钟信号将所述参考低电平信号的电位拉低;所述自举电容的一端电性连接于所述第一节点,所述自举电容的另一端电性连接于所述本级扫描信号。...

【技术特征摘要】
1.一种GOA电路,其特征在于,包括:多级级联的GOA单元,每一级GOA单元均包括:上拉控制模块、下传模块、上拉模块、下拉模块、下拉维持模块、稳压模块以及自举电容;所述上拉控制模块接入上一级级传信号以及上一级扫描信号,并电性连接于第一节点,用于在所述上一级级传信号的控制下将所述上一级扫描信号输出至所述第一节点;所述下传模块接入高频时钟信号,并电性连接于所述第一节点,用于在所述第一节点的电位控制下输出本级级传信号;所述上拉模块接入所述高频时钟信号,并电性连接于所述第一节点,用于在所述第一节点的电位控制下输出本级扫描信号;所述下拉模块接入下一级扫描信号以及参考低电平信号,并电性连接于所述第一节点以及所述本级扫描信号,用于根据所述下一级扫描信号以及所述参考低电平信号下拉所述第一节点的电位以及所述本级扫描信号的电位;所述下拉维持模块接入第一低频时钟信号、第二低频时钟信号以及所述参考低电平信号,并电性连接于所述第一节点以及所述本级扫描信号,用于在所述下拉模块下拉所述第一节点的电位以及所述本级扫描信号的电位后将所述第一节点的电位以及所述本级扫描信号的电位维持在所述参考低电平信号的电位;所述稳压模块接入所述第一低频时钟信号以及所述第二低频时钟信号,并电性连接于所述参考低电平信号,用于在所述参考低电平信号的电位被抬高时,根据所述第一低频时钟信号和所述第二低频时钟信号将所述参考低电平信号的电位拉低;所述自举电容的一端电性连接于所述第一节点,所述自举电容的另一端电性连接于所述本级扫描信号。2.根据权利要求1所述的GOA电路,其特征在于,所述上拉控制模块包括:第一晶体管;所述第一晶体管的栅极电性连接于所述上一级级传信号,所述第一晶体管的源极电性连接于所述上一级扫描信号,所述第一晶体管的漏极电性连接于所述第一节点。3.根据权利要求1所述的GOA电路,其特征在于,所述下传模块包括:第二晶体管;所述第二晶体管的栅极电性连接于所述第一节点,所述第二晶体管的源极电性连接于所述高频时钟信号,所述第三晶体管的漏极电性连接于所述本级级传信号。4.根据权利要求1所述的GOA电路,其特征在于,所述上拉模块包括:第三晶体管;所述第三晶体管的栅极电性连接于所述第一节点,所述第三晶体管的源极电性连接于所述高频时钟信号,所述第三晶体管的漏极电性连接于所述本级扫描信号。5.根据权利要求1所述的GOA电路,其特征在于,所述下拉模块包括:第四晶体管与第五晶体管;所述第四晶体管的栅极以及所述第五晶体管的栅极均电性连接于所述下一级扫描信号;所述第四晶体管的源极以及所述第五晶体管的源极均电性连接于所述参考低电平信号;所述第四晶体管的漏极电性连接于所述第一节点电性连接,所述第五晶体管的漏极电性连接于所述本级扫描信号。6.根据权利要求1所述的GOA电路,其特征在于,所述下拉维持模块包括第一...

【专利技术属性】
技术研发人员:陈帅
申请(专利权)人:深圳市华星光电技术有限公司
类型:发明
国别省市:广东,44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1