驱动器以及具有该驱动器的存储器控制器制造技术

一种驱动器以及具有该驱动器的存储器控制器。该存储器控制器包括总线驱动器，该总线驱动器使该存储器控制器能对两种存储器装置进行支持，所述两种存储器装置分别为支持低功率双倍数据传输率3传输方法的半导体存储器装置以及支持低功率双倍数据传输率4传输方法的半导体存储器装置。

【技术实现步骤摘要】
驱动器以及具有该驱动器的存储器控制器本申请是基于2014年4月15日提交的、申请号为201410157570.1、专利技术创造名称为“驱动器以及具有该驱动器的存储器控制器”的中国专利申请的分案申请。
根据本专利技术构思原理的示例性实施例涉及存储器控制器，更具体地说，涉及包含驱动器的存储器控制器，在本文中，该驱动器也被称作线路驱动器，该线路驱动器能选择性地支持低功率双倍数据传输率(LPDDR)的传输方法。
技术介绍
由于高性能存储器装置和多核应用处理器的使用，应用于智能电话、平板个人电脑(PC)、超级本等的移动存储器装置的带宽已经迅速提升。为了跟上这些发展，移动存储器装置已经发展到能支持使用VDDQ-TERM信令的LPDDR3传输方法和使用VSSQ-TERM信令的LPDDR4传输方法。然而，由于使用各种标准和运用不同的信令方法，支持一种标准的存储器装置不能使用在需要支持另一种标准的应用中。
技术实现思路
在根据本专利技术构思原理的示例性实施例中，一种总线线路驱动器包括：受第一信号控制的连接在接地电压源和第一节点之间的第一NMOS晶体管；受第二信号控制的连接在第一节点和第二节点之间的第二NMOS晶体管；受第三信号控制的连接在第二节点和电源电压源之间的第一PMOS晶体管；以及连接至第一节点的焊盘，其中，当支持第一传输方法且启动第一PMOS晶体管时，通过第二NMOS晶体管将电源电压施加到焊盘上，并且当支持第二传输方法时，将焊盘连接至第二节点。在根据本专利技术构思原理的示例性实施例中，第二信号和第三信号具有相反的相位。在根据本专利技术构思原理的示例性实施例中，当支持第二传输方法时，使用金属修正将焊盘连接至第二节点，且当启动第一PMOS晶体管时，通过第二节点将电源电压源施加到焊盘。在根据本专利技术构思原理的示例性实施例中，当支持第二传输方法时，通过反熔丝将焊盘连接至第二节点，且当启动第一PMOS晶体管时，通过第二节点将电源电压施加到焊盘。在根据本专利技术构思原理的示例性实施例中，将电源电压施加到第二信号。在根据本专利技术构思原理的示例性实施例中，当支持第二传输方法时，使用金属修正将焊盘连接至第二节点，且当启动第一PMOS晶体管时，通过第二节点将电源电压施加到焊盘。在根据本专利技术构思原理的示例性实施例中，当支持第二传输方法时，通过反熔丝将焊盘连接至第二节点，且当启动第一PMOS晶体管时，通过第二节点将电源电压施加到焊盘。在根据本专利技术构思原理的示例性实施例中，一种总线线路驱动器还包括受第四信号控制的连接在第二节点和焊盘之间的第二PMOS晶体管。在根据本专利技术构思原理的示例性实施例中，第二信号和第三信号具有相反的相位，且根据第四信号支持第一传输方法或第二传输方法。在根据本专利技术构思原理的示例性实施例中，将电源电压施加到第二信号，并且根据第四信号支持第一传输方法或第二传输方法。在根据本专利技术构思原理的示例性实施例中，一种驱动器还包括：连接在第一NMOS晶体管和第一节点之间的第一电阻器；连接在第二NMOS晶体管和第二节点之间的第二电阻器；以及连接在第二节点和第一PMOS晶体管之间的第三电阻器，其中，当支持第一传输方法时，第一电阻器和第二电阻器增加阻抗的线性，且当支持第二传输方法时，第一电阻器和第三电阻器增加阻抗的线性。在根据本专利技术构思原理的示例性实施例中，第一传输方法包括低功率双倍数据传输率(LPDDR)4的传输方法，且第二传输方法包括LPDDR3的传输方法。在根据本专利技术构思原理的示例性实施例中，一种存储器控制器包括：驱动器，其配置为将数据传送至支持第一传输方法或第二传输方法的半导体存储器；以及连接至该驱动器的数据总线，该数据总线配置为传输数据至该半导体存储器及从该半导体存储器接收数据，其中，该驱动器包括：受第一信号控制的连接在接地电压源和第一节点之间的第一NMOS晶体管；受第二信号控制的连接在第一节点和第二节点之间的第二NMOS晶体管；受第三信号控制的连接在第二节点和电源电压源之间的第一PMOS晶体管；以及连接至第一节点的焊盘，其中，当支持第一传输方法且启动第一PMOS晶体管时，通过第二NMOS晶体管将电源电压施加到焊盘，并且当支持第二传输方法时，将焊盘连接至第二节点。在根据本专利技术构思原理的示例性实施例中，一种存储器控制器还包括：连接在第一NMOS晶体管和第一节点之间的第一电阻器；连接在第二NMOS晶体管和第二节点之间的第二电阻器；以及连接在第二节点和第一PMOS晶体管之间的第三电阻器，其中，当支持第一传输方法时，第一电阻器和第二电阻器增加阻抗的线性，且当支持第二传输方法时，第一电阻器和第三电阻器增加阻抗的线性。在根据本专利技术构思原理的示例性实施例中，一种存储器控制器还包括受第四信号控制的连接在第二节点和焊盘之间的第二PMOS晶体管，第二信号和第三信号具有相反的相位，或将电源电压施加到第二信号，且根据第四信号支持第一传输方法或第二传输方法。在根据本专利技术构思原理的示例性实施例中，一种电子装置包括线路驱动器，该线路驱动器包括：用于低功率双倍数据传输率3(LPDDR3)传输的电路；用于低功率双倍数据传输率4(LPDDR4)传输的电路；以及用于在LPDDR3传输和LPDDR4传输之间进行选择的选择电路。在根据本专利技术构思原理的示例性实施例中，一种存储器控制器包括线路驱动器，该线路驱动器包括：用于低功率双倍数据传输率3(LPDDR3)传输的电路；用于低功率双倍数据传输率4(LPDDR4)传输的电路；以及用于在LPDDR3传输和LPDDR4传输之间进行选择的选择电路。在根据本专利技术构思原理的示例性实施例中，一种存储器系统包括存储器控制器和经设置以受存储器控制器控制的多个存储器装置，其中所述存储器控制器包括线路驱动器，该线路驱动器包括用于低功率双倍数据传输率3(LPDDR3)传输的电路、用于低功率双倍数据传输率4(LPDDR4)传输的电路、以及用于在LPDDR3传输和LPDDR4传输之间进行选择的选择电路。在根据本专利技术构思原理的示例性实施例中，选择电路包括反熔丝。在根据本专利技术构思原理的示例性实施例中，选择电路包括可选择性最终金属化痕迹。附图说明如说明书附图所示，将从对根据本专利技术构思的优选实施例的更多具体描述中获得根据本专利技术构思的前述及其它特征与优点。在说明书附图中，在不同视图中的相同的参考标记指代相同的部件。附图并不一定是按比例绘制的，而是为了阐明本专利技术构思的原理而有所侧重。在说明书附图中：图1是根据本专利技术构思原理的存储器系统的方框图；图2A是示出根据本专利技术构思原理的支持低功率双倍数据传输率3(LPDDR3)的传输方法的驱动器的详细示意图；图2B是示出图2A中所示数据信号的曲线图；图3A是示出根据本专利技术构思原理的支持低功率双倍数据传输率4(LPDDR4)的传输方法的驱动器的详细示意图；图3B是示出图3A中所示数据信号的曲线图；图4A是根据本专利技术构思的第一实施例的驱动器的电路示意图；图4B是说明图4A中驱动器操作的图表；图4C是使用金属修正对图4A中驱动器进行再配置的结果的电路示意图；图4D是说明图4C中驱动器操作的图表；图4E是根据本专利技术构思的第二实施例的驱动器的电路示意图；图4F是说明图4E中支持LPDDR4传输方法的驱动器的操作的图表；图4G是说明图4E中支持LPD本文档来自技高网...

【技术保护点】
1.一种存储器控制器，包括驱动器，所述驱动器包括：第一NMOS晶体管，其连接于接地电压源和焊盘之间，并受第一信号控制；第二NMOS晶体管，其连接于第一节点和第二节点之间，并受第二信号控制；以及第一PMOS晶体管，其连接于所述第二节点和电源电压源之间，并受第三信号控制，其中，所述焊盘连接至所述第一节点和所述第二节点中的至少一个，其中,所述第二信号和所述第三信号具有相反的相位。

【技术特征摘要】
2013.04.22 KR 10-2013-00444401.一种存储器控制器，包括驱动器，所述驱动器包括：第一NMOS晶体管，其连接于接地电压源和焊盘之间，并受第一信号控制；第二NMOS晶体管，其连接于第一节点和第二节点之间，并受第二信号控制；以及第一PMOS晶体管，其连接于所述第二节点和电源电压源之间，并受第三信号控制，其中，所述焊盘连接至所述第一节点和所述第二节点中的至少一个，其中,所述第二信号和所述第三信号具有相反的相位。2.根据权利要求1所述的存储器控制器，其中，当所述焊盘连接至所述第二节点时，所述焊盘使用金属修正连接至所述第二节点，并且当所述第一PMOS晶体管被激活时，所述电源电压经由所述第二节点施加到所述焊盘，其中，金属修正指的是通过在半导体制造工艺期间仅改变最终金属工艺来改变电路布局的工艺。3.根据权利要求1所述的存储器控制器，其中，当支持第二传输方法时，所述焊盘经由反熔丝连接至所述第二节点，并且当所述第一PMOS晶体管被激活时，所述电源电压经由所述第二节点施加到所述焊盘。4.根据权利要求1所述的存储器控制器，还包括第二PMOS晶体管，其连接于所述第二节点和所述焊盘之间，并且受第四信号控制。5.根据权利要求4所述的存储器控制器，其中，所述焊盘根据所述第四信号连接至所述第一节点和所述第二节点之一。6.根据权利要求1所述的存储器控制器，还包括：第一电阻器，其连接于所述第一NMOS晶体管和所述第一节点之间；以及第二电阻器，其连接于所述第二NMOS晶体管和所述第二节点之间。7.根据权利要求1所述的存储器控制器，还包括：第一电阻器，其连接于所述第一NMOS晶体管和所述第一节点之间；以及第三电阻器，其连接于所述第一PMOS晶体管和所述第二节点之间。8.根据权利要求1所述的存储器控制器，还包括：第一电阻器，其连接于所述第一NMOS晶体管和所述第一节点之间；第二电阻器，其连接于所述第二NMOS晶体管和所述第二节点之间；第三电阻器，其连接于所述第一PMOS晶体管和所述第二节点之间。9.一种存储器控制器，包括驱动器，所述驱动器包括：第一NMOS晶体管，其连接于接地电压源和焊盘之间，并受第一信号控制；第二NMOS晶体管，其连接于第一节点和第二节点之间，并受第二信号控制；以及第一PMOS晶体管，其连接于所述第二节点和电源电压源之间，并受第三信号控制，其中，所述焊盘连接于所述第一节点和所述第二节点中的至少一个，其中，将所述电源电压施加到所述第二信号。10.根据权利要求9所述的存储器控制器，其中，当所述焊盘连接至所述第二节点时，所述焊盘使用金属修正连接至所述第二节点，并且当所述第一PMOS晶体管被激活时，所述电源电压经由所述第二节点施...

【专利技术属性】
技术研发人员：具京会，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR