电压电平移位自时控写入协助制造技术

本发明专利技术揭示用于产生电压电平移位自时控写入协助的系统及方法，其包含在第一电压域中具有自时控真实与互补数据输入信号的电路。第一及第二全电压电平移位器经配置以基于所述第一电压域中的所述自时控真实与互补数据输入信号而在第二电压域中产生电压电平移位自时控中间真实与互补信号。包含第一及第二互补金属氧化物半导体CMOS电路的三态逻辑经配置以基于所述电压电平移位自时控中间真实与互补信号而产生用于为所述第二电压域中的存储器阵列提供写入协助的电压电平移位自时控三态真实与互补输出信号。

Voltage Level Shift Auto-Time Control Writing Assistance

The invention discloses a system and method for generating voltage level shift automatic time-controlled writing assistance, which includes a circuit with automatic time-controlled real and complementary data input signals in the first voltage domain. The first and second full voltage level shifters are configured to generate real and complementary signals in the second voltage domain based on the real and complementary data input signals in the first voltage domain. The three-state logic comprising the first and second complementary metal oxide semiconductor CMOS circuits is configured to generate a voltage level shift self-timed three-state true and complementary output signal for writing assistance to the memory array in the second voltage domain based on the voltage level shift self-timed intermediate true and complementary signals.

【技术实现步骤摘要】
【国外来华专利技术】电压电平移位自时控写入协助
所揭示方面是针对自时控写入驱动器，其经配置用于可写入性及其内部设置及维持时间要求的消除。更具体来说，示范性方面是针对用于为包含电压岛的存储器阵列提供写入协助的电压电平移位自时控三态写入位线驱动器及相关电路。
技术介绍
计算机处理系统使用基于例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、磁阻式随机存取存取(MRAM)等技术的数种种类存储器结构。这些存储器结构通常经设计为包括存储单元或位单元的存储器阵列。写入待存入在存储器阵列的位单元中的数据可需要专门写入电路以满足存储器阵列的个别需求。在一个实例中，针对包括位单元阵列的SRAM阵列，可使用真实与互补写入位线来对位单元进行写入。可使用本地写入驱动器电路来有效地驱动写入位线以便在写入操作期间对位单元进行写入。然而，由于减少功率消耗在许多处理系统中为重要考虑因素，因此写入驱动器也可经配置以在未执行写入操作时使写入位线浮动以便减少泄漏功率。常规写入驱动器电路可使用由使能时钟门控的三态驱动器以便实现驱动或浮动写入位线的真实与互补版本的上述功能。然而，此些常规写入驱动器可易于发生数个问题。控制由三态驱动器驱动的写入位线的设置及维持时间往往可能是困难的。这是因为在三态驱动器的操作期间可能出现争用情况。后端自定时争用情况涉及在真实与互补写入位线上驱动的数据维持超出用于写入操作的写入时钟的下降边缘的要求。此后端自定时争用情况可能在边缘触发设计以及透明锁存器设计的状况下发生。在边缘触发接口设计的状况下，在系统时钟的低相位期间数据输入归零的情况下，这些数据输入需要维持越过写入时钟的下降边缘。如果数据输入并未维持越过写入时钟的下降边缘，那么临界内部争用容限可违规且可将不正确值写入到位单元。此外，数据输入需要满足与写入时钟有关的设置容限以便防止写入位线上的假信号(glitch)。未能满足设置容限可导致由静态写入位线的不必要切换所致的错误及动态功率的损失。此外，常规三态驱动器将堆叠晶体管(例如，n沟道金属氧化物半导体(NMOS)及p通道金属氧化物半导体(PMOS)栅极)用于其驱动并浮动位线的操作。这些堆叠结构以低电源电压影响可写入性且需要针对所要驱动强度需要较大大小，因此带来面积及动态功率方面的成本。常规写入驱动器电路的另一问题与电压定标有关。写入驱动器可需要将信号从一个电压域转换到另一电压域。例如，存储器阵列可属于第一电压域，其可为用以减少存储器阵列的功率消耗的低电压域。真实与互补写入位线可载运从第二电压域供应的数据，所述第二电压域可为较高电压域以便满足关于位单元的可写入性的要求。举例来说，能够写入SRAM位单元所需要的最小电压可为高，此将需要在写入位线上驱动较高电压。利用写入位线中的单个电平移位器来使真实与互补写入位线从第二电压域移位到第一电压域可能有问题。当未执行有效写入时，即，在真实与互补写入位线在低相位中或当两者载运零二进制值时，单个电平移位器可将写入驱动器电路驱动到未知状态，可能难以从所述未知状态恢复。包含单个电平移位器的常规写入位线驱动器可接受非RTZ数据输入信号。接着将电平移位器输出的输出与写入位线驱动器处的电平移位写入时钟合并。针对此些常规沈积，电平移位器必须提供上升数据输入及下降数据输入的平衡延迟，此提出显著设计挑战。因此，需要避免与关于(例如)存储器阵列写入位线驱动器的电平移位器的常规实施方案有关的上述缺陷。
技术实现思路
示范性方面包含与电压电平移位自时控三态写入位线驱动器相关的系统及方法。例如，示范性方面是针对一种设备，其包括第一及第二全电压电平移位器经配置以接收第一电压域中的自时控真实与互补数据输入信号且基于所述第一电压域中的自时控真实与互补数据输入信号而产生第二电压域中的电压电平移位自时控中间真实与互补信号。第一及第二互补金属氧化物半导体(CMOS)电路经配置以基于所述电压电平移位自时控中间真实与互补信号而产生第二电压域中的电压电平移位自时控三态真实与互补输出信号。另一示范性方面是针对一种操作电路的方法，所述方法包括：将自时控真实与互补数据输入信号输入到第一电压域中的所述电路，使用第一及第二全电压电平移位器来从所述第一电压域中的所述自时控真实与互补数据输入信号产生第二电压域中的电压电平移位自时控中间真实与互补信号，及使用第一及第二互补金属氧化物半导体(CMOS)电路来从所述电压电平移位自时控中间真实与互补信号产生所述第二电压域中的电压电平移位自时控三态真实与互补输出信号。另一示范性方面是针对一种系统，其包括：用于电压电平移位的第一装置及用于电压电平移位的第二装置，其用于接收第一电压域中的自时控真实与互补数据输入信号并从所述第一电压域中的所述自时控真实与互补数据输入信号产生第二电压域中的电压电平移位自时控中间真实与互补信号；及用于三态化的装置，其用于从所述电压电平移位自时控中间真实与互补信号产生所述第二电压域中的电压电平移位自时控三态真实与互补输出信号。因此，在示范性方面中，基于用于将真实与互补数据输入从第一电压域电平移位到第二电压域的两个电平移位器，数据输入信号的仅一个边缘(例如，真实数据输入信号的上升边缘/互补数据输入信号的下降边缘)对示范性电路中的输出信号的时序及产生是关键的。其它边缘(例如，上述实例中的真实数据输入信号的下降边缘/互补数据输入信号的上升边缘)可用于使可由用于对存储器位单元进行写入的电路驱动的写入位线浮动。因此，数据输入信号的其它边缘并非时序关键。此外，在示范性方面中，可使用在第二电压域处导出的箝位信号来箝位两个电平移位器，此可防止电平移位器中的瞬态开路(crow-bar)电流，且可用于在电力供应上升及崩溃阶段期间使写入位线驱动器浮动。附图说明附图经呈现以辅助对本专利技术的实施例的描述且仅提供用于说明实施例而非限制本专利技术。图1A到B根据本专利技术的方面分别说明自时控写入位线驱动器的时序图及电路图。图1C说明用于产生真实与互补相位时钟的常规项目锁存器(ELAT)。图1D说明用于产生真实与互补相位时钟的常规时钟门控(CGC)锁存器。图2A根据本专利技术的方面说明自时控写入位线驱动器的电平移位电路。图2B说明图2A的电路的信号的时序图。图3为根据本专利技术的方面说明操作自时控写入位线驱动器电路的方法的流程图。图4说明其中可有利地使用本专利技术的方面的示范性无线装置400。具体实施方式在以下描述及针对本专利技术的特定实施例的相关图式中揭示本专利技术的方面。可设计替代实施例而不背离本专利技术的范围。另外，本专利技术的习知元件将不详细描述或将被省略以便不混淆本专利技术的相关细节。措词“示范性”在本文中用于意指“用作实例、例项或说明”。本文中描述为“示范性”的任一方面未必解释为比其它方面优选或有利。同样地，术语“本专利技术的实施例”不需要本专利技术的所有实施例包含所论述的特征、优点或操作模式。本文中所使用的术语为仅出于描述特定实例的目的且并不意欲为限制本专利技术的实施例。如本文中所使用，除非上下文另有明确指示，否则单数形式“一”及“所述”意欲包含复数形式。将进一步理解，术语“包括”及/或“包含”在本文中使用时规定所述特征、整数、步骤、操作、元件及/或组件的存在，但不排除存在或添加一或多个其它特征、整数、步骤、操作、元件、组件及/或其群组。本文档来自技高网...

【技术保护点】
1.一种设备，其包括：第一及第二全电压电平移位器，其经配置以分别接收第一电压域中的自时控真实与互补数据输入信号，并基于所述第一电压域中的所述自时控真实与互补数据输入信号而产生第二电压域中的相应电压电平移位自时控中间真实与互补信号；第一及第二互补金属氧化物半导体CMOS电路，其经配置以基于所述电压电平移位自时控中间真实与互补信号而产生所述第二电压域中的电压电平移位自时控三态化真实与互补输出信号；以及所述第二电压域中的箝位电路，其包括：第一或非门，其以所述电压电平移位自时控中间真实信号及箝位信号作为输入，其中所述第一或非门的输出耦合到所述第二CMOS电路的第二n沟道MOS NMOS装置的栅极，且所述第一或非门的所述输出的反向耦合到所述第一CMOS电路的第一p沟道MOS PMOS装置的栅极；以及第二或非门，其以所述电压电平移位自时控中间互补信号及所述箝位信号作为输入，其中所述第二或非门的输出耦合到所述第一CMOS电路的第一n沟道MOS NMOS装置的栅极，且所述第二或非门的所述输出的反向耦合到所述第二CMOS电路的第二p沟道MOS PMOS装置的栅极，其中所述箝位电路经配置以在所述箝位信号为高时使所述电压电平移位自时控三态化真实与互补输出信号浮动。...

【技术特征摘要】
【国外来华专利技术】2014.09.26 US 14/499,0351.一种设备，其包括：第一及第二全电压电平移位器，其经配置以分别接收第一电压域中的自时控真实与互补数据输入信号，并基于所述第一电压域中的所述自时控真实与互补数据输入信号而产生第二电压域中的相应电压电平移位自时控中间真实与互补信号；第一及第二互补金属氧化物半导体CMOS电路，其经配置以基于所述电压电平移位自时控中间真实与互补信号而产生所述第二电压域中的电压电平移位自时控三态化真实与互补输出信号；以及所述第二电压域中的箝位电路，其包括：第一或非门，其以所述电压电平移位自时控中间真实信号及箝位信号作为输入，其中所述第一或非门的输出耦合到所述第二CMOS电路的第二n沟道MOSNMOS装置的栅极，且所述第一或非门的所述输出的反向耦合到所述第一CMOS电路的第一p沟道MOSPMOS装置的栅极；以及第二或非门，其以所述电压电平移位自时控中间互补信号及所述箝位信号作为输入，其中所述第二或非门的输出耦合到所述第一CMOS电路的第一n沟道MOSNMOS装置的栅极，且所述第二或非门的所述输出的反向耦合到所述第二CMOS电路的第二p沟道MOSPMOS装置的栅极，其中所述箝位电路经配置以在所述箝位信号为高时使所述电压电平移位自时控三态化真实与互补输出信号浮动。2.根据权利要求1所述的设备，所述设备耦合到所述第二电压域中的存储器阵列。3.根据权利要求2所述的设备，其中所述第二电压域中的所述电压电平移位自时控三态化真实与互补输出信号经配置以驱动用于对所述第二电压域中的所述存储器阵列中的存储器位单元进行写入的写入位线。4.根据权利要求1所述的设备，其中在所述箝位信号为高时通过所述箝位电路防止所述第一及第二全电压电平移位器中的瞬态开路电流。5.根据权利要求1所述的设备，其中所述自时控真实与互补数据输入信号基于数据输入信号及系统时钟。6.根据权利要求1所述的设备，其中所述自时控真实与互补数据输入信号是由项目锁存器或时钟门控锁存器产生。7.根据权利要求1所述的设备，其中所述自时控真实与互补数据输入信号为归零RTZ或自复位信号。8.根据权利要求1所述的...

【专利技术属性】
技术研发人员：戴维·保罗·霍夫，埃米·库尔卡尼，杰森·菲利浦·马尔兹洛夫，史蒂芬·艾德华·李莱斯，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US