垂直存储器件制造技术

一种垂直存储器件被提供。该垂直存储器件包括衬底、第一栅电极、沟道、第一布线和第二布线。衬底包括单元区域和外围电路区域。第一栅电极在衬底的单元区域上在第一方向上彼此间隔开，第一方向基本上垂直于衬底。沟道在单元区域上在第一方向上延伸穿过第一栅电极的一部分。第一布线形成在单元区域上，并且设置在第一层级处，该第一层级在第一方向上比其上分别形成第一栅电极的栅电极层级更高。第二布线形成在外围电路区域上，并且设置在第一层级处和在比栅电极层级更高的第二层级处。

【技术实现步骤摘要】
垂直存储器件
与本公开一致的装置、设备和物品涉及垂直存储器件，并且更具体地，涉及包括上布线的垂直非易失性存储器件。
技术介绍
在VNAND闪速存储器件中，单个单元块中的字线必须彼此电连接，并且连接布线可以设置在字线上的接触插塞上。因此，连接布线可以在单元区域中在包括字线的模(mold)上以复杂布局设置。
技术实现思路
一方面是提供具有良好特性的垂直存储器件。根据示例实施方式的一方面，提供了一种垂直存储器件，包括：包括单元区域和外围电路区域的衬底；在衬底的单元区域上彼此间隔开的多个第一栅电极，所述多个第一栅电极在基本上垂直于衬底的上表面的第一方向上彼此间隔开；沟道，其在衬底的单元区域上在第一方向上延伸穿过所述多个第一栅电极的至少一部分；在衬底的单元区域上的多个第一布线，所述多个第一布线设置在多个第一层级上，所述多个第一层级在第一方向上比其上分别形成所述多个第一栅电极的多个栅电极层级更高；以及在衬底的外围电路区域上的多个第二布线，所述多个第二布线设置在所述多个第一层级处和在比所述多个栅电极层级更高的第二层级处。根据示例实施方式的一方面，提供了一种垂直存储器件，包括：包括单元区域和外围电路区域的衬底；多个栅电极，其在衬底的单元区域上在基本上垂直于衬底的上表面的第一方向上彼此间隔开；沟道，其在衬底的单元区域上在第一方向上延伸穿过所述多个栅电极中的至少一部分；多个第一接触插塞，其分别接触所述多个栅电极的栅电极上表面且在第一方向上延伸；多个第二接触插塞，其在衬底的外围电路区域上在第一方向上延伸，所述多个第二接触插塞的第二接触插塞上表面与所述多个第一接触插塞的第一接触插塞上表面基本上共面；多个第一通路，其分别接触第一接触插塞上表面且在第一方向上延伸；以及第一布线，其共同接触衬底的外围电路区域上的所述多个第二接触插塞中的至少两个的第二接触插塞上表面。根据示例实施方式的一方面，提供了一种垂直存储器件，包括：包括单元区域和外围电路区域的衬底；多个栅电极，其在衬底的单元区域上在基本上垂直于衬底的上表面的第一方向上彼此间隔开；沟道，其在衬底的单元区域上在第一方向上延伸穿过所述多个栅电极中的至少一部分；多个第一接触插塞，其分别接触所述多个栅电极的栅电极上表面，并且在第一方向上延伸；第二接触插塞，其在衬底的外围电路区域上在第一方向上延伸，第二接触插塞的第二接触插塞上表面与所述多个第一接触插塞的第一接触插塞上表面基本上共面；多个第一通路，其分别接触所述多个第一接触插塞的第一接触插塞上表面，并且在第一方向上延伸；第一布线，其包括在衬底的外围电路区域上的第一部分和第二部分，第一部分在基本上平行于衬底的上表面的第二方向上延伸，并且第二部分在基本上平行于衬底的上表面且基本上垂直于第二方向的第三方向上延伸；第二通路，其接触第一布线的第一布线上表面并且在第一方向上延伸；第二布线，其接触第二通路的第二通路上部并且在衬底的外围电路区域上在第二方向和第三方向中的至少一个上延伸；以及第三布线，其接触第一通路的第一通路上部并且在衬底的单元区域上在第二方向和第三方向中的至少一个上延伸。附图说明图1至图11是示出根据示例实施方式的垂直存储器件的俯视图、截面图和透视图；图12至图54是示出根据示例实施方式的制造垂直存储器件的方法的俯视图、截面图和透视图；以及图55和图56是示出根据示例实施方式的垂直存储器件的截面图。具体实施方式各种示例实施方式的以上和其它方面将参照附图由详细描述变得容易理解。在根据示例实施方式的垂直存储器件中，不形成用于在相同字线块中将字线彼此电连接的上布线，使得可以在衬底的单元区域上获得用于上布线的更多空间。图1至图11是示出根据示例实施方式的垂直存储器件的俯视图、截面图和透视图。具体地，图1和图2是俯视图，图3至图9是截面图，图10和图11是透视图。俯视图和截面图是示出图1的区域X的图，透视图是示出图1的区域Y或区域Z的图。为了避免在附图中引入过多的复杂性，一些元件在透视图中未示出或不同地示出。例如，第六通路542和第七通路544中的一些不是通过圆柱而是通过线示出。图3至图9分别是沿图2的线A-A'、B-B'、C-C'、D-D'、E-E'、F-F'和G-G'截取的截面图。在下文中，基本垂直于衬底的上表面的方向可以被定义为第一方向，并且与衬底的上表面基本平行并且彼此交叉的两个方向可以分别被定义为第二方向和第三方向。在示例实施方式中，第二方向和第三方向可以基本彼此垂直。参照图1，衬底100可以包括第一区域I和第二区域II。衬底100可以包括硅、锗、硅锗或III-V化合物，诸如GaP、GaAs、GaSb等。在一些示例实施方式中，衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。在示例实施方式中，衬底100的第一区域I和第二区域II可以分别用作单元区域和外围电路区域。存储单元可以形成在衬底100的第一区域I上，并且用于驱动存储单元的外围电路可以形成在衬底100的第二区域II上。在下文中，将仅说明包括衬底100的第一区域I和第二区域II的部分的区域X，并且第一区域I中的大于区域X的区域Y或区域Z将仅在需要时被说明。参照图2至图11，垂直存储器件可以包括在衬底100的第一区域I上的第一栅电极392、第二栅电极394、第三栅电极396和第四栅电极398、第二布线512、第三布线514和第四布线518、第六布线552、第七布线554、第八布线602和第九布线604以及第十一布线620，以及在衬底100的第二区域II上的栅极结构140以及第一布线480、第五布线530和第十布线610。垂直存储器件还可以包括在衬底100的第一区域I上的导电连接部分400、第一接触插塞452、第二接触插塞454、第三接触插塞456和第四接触插塞458、第一通路502、第二通路504、第三通路506和第四通路508、第六通路542和第七通路544、第六接触插塞572和第七接触插塞574以及第九接触插塞592和第十接触插塞594，以及在衬底100的第二区域II上的第五接触插塞460和第八接触插塞580以及第五通路520。此外，垂直存储器件可以包括在衬底100上的绝缘图案165、第一分隔层180和第二分隔层300、半导体图案220、电荷存储结构260、填充图案280、盖图案290、第二阻挡层340、公共源极线(CSL)430、第二间隔物420、以及第一绝缘夹层150、第二绝缘夹层190、第三绝缘夹层200、第四绝缘夹层310、第五绝缘夹层440、第六绝缘夹层470、第七绝缘夹层490、第八绝缘夹层560和第九绝缘夹层600。第一杂质区域105和第二杂质区域410可以分别形成在衬底100的第二区域II和第一区域I的上部处。第一至第四栅电极392、394、396和398可以在衬底100的第一区域I上形成在多个层级处，并且可以在第一方向上彼此间隔开。绝缘图案165可以形成在沿第一方向顺序堆叠的第一至第四栅电极392、394、396和398中的相邻栅电极之间。绝缘图案165可以包括氧化物，例如硅氧化物。栅电极392、394、396和398中的每个可以在第二方向上延伸，并且可以在每个层级处形成为多个，其可以通过在第二方向上延伸的CSL430和在CSL430的相反本文档来自技高网...

【技术保护点】
1.一种垂直存储器件，包括：包括单元区域和外围电路区域的衬底；在所述衬底的所述单元区域上彼此间隔开的多个第一栅电极，所述多个第一栅电极在基本上垂直于所述衬底的上表面的第一方向上彼此间隔开；沟道，其在所述衬底的所述单元区域上沿所述第一方向延伸穿过所述多个第一栅电极的至少一部分；在所述衬底的所述单元区域上的多个第一布线，所述多个第一布线设置在多个第一层级上，所述多个第一层级在所述第一方向上比其上分别形成所述多个第一栅电极的多个栅电极层级更高；以及在所述衬底的所述外围电路区域上的多个第二布线，所述多个第二布线设置在所述多个第一层级处和在比所述多个栅电极层级更高的第二层级处。

【技术特征摘要】
2017.07.31 KR 10-2017-00967191.一种垂直存储器件，包括：包括单元区域和外围电路区域的衬底；在所述衬底的所述单元区域上彼此间隔开的多个第一栅电极，所述多个第一栅电极在基本上垂直于所述衬底的上表面的第一方向上彼此间隔开；沟道，其在所述衬底的所述单元区域上沿所述第一方向延伸穿过所述多个第一栅电极的至少一部分；在所述衬底的所述单元区域上的多个第一布线，所述多个第一布线设置在多个第一层级上，所述多个第一层级在所述第一方向上比其上分别形成所述多个第一栅电极的多个栅电极层级更高；以及在所述衬底的所述外围电路区域上的多个第二布线，所述多个第二布线设置在所述多个第一层级处和在比所述多个栅电极层级更高的第二层级处。2.根据权利要求1所述的垂直存储器件，其中所述第二层级在所述多个栅电极层级中的最上面的一个与所述多个第一层级中的最下面的一个之间。3.根据权利要求1所述的垂直存储器件，还包括：在所述衬底的所述外围电路区域上的有源区域；在所述有源区域上的第二栅电极；以及第二接触插塞，其接触所述衬底的所述有源区域或者所述第二栅电极，并且在所述第一方向上延伸，其中所述多个第二布线中的第三布线设置在所述第二层级处并且接触所述第二接触插塞的上表面。4.根据权利要求3所述的垂直存储器件，其中所述第二接触插塞包括多个第二接触插塞，以及其中所述第三布线共同接触所述多个第二接触插塞中的至少两个的上表面。5.根据权利要求3所述的垂直存储器件，其中所述第三布线包括第一部分和第二部分，所述第一部分在基本上平行于所述衬底的所述上表面的第二方向上延伸，并且所述第二部分在基本上平行于所述衬底的所述上表面且基本上垂直于所述第二方向的第三方向上延伸。6.根据权利要求3所述的垂直存储器件，还包括多个第一接触插塞，所述多个第一接触插塞分别接触所述多个第一栅电极，所述多个第一接触插塞中的每个在所述第一方向上延伸，并且所述多个第一接触插塞中的每个的第一接触插塞上表面与所述第二接触插塞的第二接触插塞上表面基本上共面。7.根据权利要求6所述的垂直存储器件，还包括第一通路，其接触所述第三布线的第三布线上表面且在所述第一方向上延伸，其中所述多个第二布线中的第四布线接触所述第一通路的第一上部。8.根据权利要求7所述的垂直存储器件，还包括多个第二通路，其分别接触所述多个第一接触插塞的相应的第一接触插塞上表面，所述多个第二通路中的每个在所述第一方向上延伸，其中所述多个第一布线中的多个第五布线接触所述多个第二通路的第二上部，并且设置在与所述第四布线的第四布线层级基本相同的第五布线层级处。9.根据权利要求8所述的垂直存储器件，还包括第三通路，其在所述第一方向上延伸以电连接到所述沟道，所述第三通路的第三通路上表面与第一通路上表面和所述第二通路上表面基本上共面，其中所述多个第一布线中的第六布线接触所述第三通路的上部，并且设置在与所述第四布线层级和所述第五布线层级基本相同的第六布线层级处。10.根据权利要求9所述的垂直存储器件，还包括第三接触插塞，其接触所述第六布线的第六布线上表面且在所述第一方向上延伸，其中所述多个第一布线中的第七布线接触所述第三接触插塞的第三接触插塞上表面，并且在基本上平行于所述衬底的所述上表面的第三方向上延伸，所述第七布线用作位线。11.根据权利要求8所述的垂直存储器件，还包括多个第四接触插塞，其分别接触所述多个第二通路的相应的第二通路上表面，并且在所述第一方向上延伸，其中所述多个第一布线中的多个第八布线分别接触所述多个第四接触插塞的第四接触插塞上表面。12.根据权利要求11所述的垂直存储器件，还包括第五接触插塞，其接触所述第四布线的第四布线上表面且在所述第一方向上延伸，所述第五接触插塞与所述多个第四接触插塞基本上共面，其中所述多个第二布线中的第九布线接触所述第五接触插塞的第五接触插塞上表面，并且设置在与所述多个第八布线的第八布线层级基本相同的第九布线层级处。13.根据权利要求1所述的垂直存储器件，其中所述多个第一栅电极具有包括多个台阶的阶梯形状，所述多个台阶在基本上平行于所述衬底的所述上表面的第二方向上的多个延伸长度从较低层级朝向较高层级逐渐减小，并且所述多个第一栅电极包括从较低层级朝向较高层级顺序堆叠的地选择线(GSL)、多个字线和串选择线(SSL)。14.根据权利要求13所述的垂直存储器件，其中每个层级处的所述多个字线中的每个包括多个相同层级的字线，所述多个相同层级的字线在基本上平行于所述衬底的所述上表面且基本上垂直于所述第二方向的第三方向上彼此间隔开，以及其中在每个层级处所述多个相同层级的字线中的沿所述第三方向相邻的两个通过导电连接部分彼此连接以形成字线块。15.根据权利要求14所述的垂直存储器件，还包括电连接到所述字线...

【专利技术属性】
技术研发人员：黄盛珉，李东植，任峻成，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR