具有电容连接垫的半导体结构与电容连接垫的制作方法技术

本发明专利技术公开一种具有电容连接垫的半导体结构与电容连接垫的制作方法。该具有电容连接垫的半导体结构包含一基底，其中具有多个接触结构、一第一介电层位于该基底与该些接触结构上、以及多个电容连接垫，每一该电容连接垫位于一该第一介电层中并与一该接触结构电连接，其中该些电容连接垫呈现上宽下窄且顶面下凹的形状。

【技术实现步骤摘要】
具有电容连接垫的半导体结构与电容连接垫的制作方法
本专利技术涉及一种制作连接垫结构的方法。更特定言之，其是涉及一种制作动态随机存取存储器(dynamicrandomaccessmemory,DRAM)中存储节点(storagenode)的连接垫的方法暨其所产生的结构。
技术介绍
随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DynamicRandomAccessMemory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷存储装置，以接收来自于位线及字符线的电压信号。DRAM中的电容通过其下电极来与电容连接垫(landingpad)电连接并与晶体管的漏极形成存取通路。随着DRAM上的集成度快速增加，电容连接垫的尺寸也越作越小，然而受限于制作工艺技术瓶颈之故，利用曝光步骤定义电容连接垫的位置时常有对不准的情况发生，其误差容限值很小，导致后续在形成电容连接垫时相邻的电容连接垫与位线之间会发生短路的问题。故此，现有具备凹入式栅极结构的DRAM单元的制作工艺仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。
技术实现思路
为了改善前述DRAM单元制作工艺中容易发生的问题，本专利技术提出了一种新颖的电容连接垫制作方法暨其所制作出的电容连接垫结构，其特点在于采用先界定出连接垫凹槽再填入连接垫金属的反步调作法(reversetone)，可有效解决存储节点电容与电容连接垫对位不准的问题，而其上宽下窄且顶面下凹的连接垫外型设计也可改善存储节点电容与电容连接垫之间容限值过低易短路的问题，并增加两者之间的接触面积。本专利技术的其一目的即在于提出一种制作连接垫的方法，其步骤包含提供一基底，该基底中具有多个接触结构、在该基底上形成第一介电层、在该第一介电层中形成多个第一凹槽，其中每一该第一凹槽裸露出一个该接触结构且呈现上宽下窄的形状、以及在该些第一凹槽中填入接触材料以形成连接垫，其中该些连接垫的顶面呈现下凹的形状。本专利技术的另一目的即在于提出一种连接垫，其结构包含一基底，该基底中具有多个接触结构、一第一介电层，位于该基底与该些接触结构上、以及多个连接垫，每一该连接垫位于一该第一介电层中并与一该接触结构电连接，其中该些连接垫呈现上宽下窄且顶面下凹的形状。本专利技术的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的优选实施例细节说明后必然可变得更为明了显见。附图说明本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本专利技术实施例有进一步的了解。该些图示描绘了本专利技术一些实施例并连同本文描述一起说明了其原理。在该些图示中：图1A与图1B分别为根据本专利技术实施例半导体结构在形成电容接触结构(storagenodecontact)后的顶面示意图与截面示意图；图2A与图2B分别为根据本专利技术实施例半导体结构在电容接触结构上形成第一介电层以及第一光致抗蚀剂后的顶面示意图与截面示意图；图3A与图3B分别为根据本专利技术实施例半导体结构在第一次蚀刻制作工艺后的顶面示意图与截面示意图；图4A与图4B分别为根据本专利技术实施例半导体结构在第一介电层上形成第二光致抗蚀剂的顶面示意图与截面示意图；图5A与图5B分别为根据本专利技术实施例半导体结构在第二次蚀刻制作工艺后形成第一凹槽的顶面示意图与截面示意图；图6A与图6B分别为根据本专利技术实施例半导体结构在第一介电层上与第一凹槽中形成接触材料的顶面示意图与截面示意图；图7A与图7B分别为根据本专利技术实施例半导体结构在进行回蚀刻制作工艺形成电容连接垫后的顶面示意图与截面示意图；以及图8A与图8B分别为根据本专利技术实施例半导体结构在电容连接垫上形成第二介电层以及第二凹槽的顶面示意图与截面示意图。须注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。主要元件符号说明10基底11主动区域12浅沟槽隔离结构13层间介电层14外延层14a金属硅化物层15电容接触结构15a阻障层16位线16a位线掩模16b位线接触结构17绝缘层18第一介电层18a氮化硅层18b多晶硅层18c连接垫凹槽19a有机介电层19b含硅底部抗反射层19c第一光致抗蚀剂20a有机介电层20b含硅底部抗反射层20c第二光致抗蚀剂21阻障层22接触材料层22a电容连接垫22b顶面22c顶面23第二介电层23a碳氮化硅层23b氧化硅层24电容凹槽具体实施方式在下文的本专利技术细节描述中，元件符号会标示在随附的图示中成为其中的一部份，并且以可实行该实施例的特例描述方式来表示。这类的实施例会说明足够的细节使该领域的一般技术人士得以具以实施。为了图例清楚之故，图示中可能有部分元件的厚度会加以夸大。阅者需了解到本专利技术中也可利用其他的实施例或是在不悖离所述实施例的前提下作出结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求来加以界定。在说明优选实施例之前，通篇说明书中会使用特定的词汇来进行描述。例如文中所使用的「蚀刻」一词一般是用来描述图形化一材料的制作工艺，如此制作工艺完成后至少会有部分的该材料余留下来。须了解蚀刻硅材料的制作工艺都会牵涉到在硅材料上图形化一光致抗蚀剂层的步骤，并在之后移除未被光致抗蚀剂层保护的硅区域。如此，被光致抗蚀剂层保护的硅区域会在蚀刻制作工艺完成后保留下来。然而在其他例子中，蚀刻动作也可能指的是不使用光致抗蚀剂层的制作工艺，但其在蚀刻制作工艺完成后仍然会余留下来至少部分的目标材料层。上述说明的用意在于区别「蚀刻」与「移除」两词。当蚀刻某材料时，制作工艺完成后至少会有部分的该材料于留下来。相较之下，当移除某材料时，基本上所有的该材料在该制作工艺中都会被移除。然而在某些实施例中，「移除」一词也可能会有含括蚀刻意涵的广义解释。文中所说明的「基底」、「半导体基底」或「晶片」等词通常大多为硅基底或是硅晶片。然而，「基底」、或「晶片」等词也可能指的是任何半导体材质，诸如锗、砷化锗、磷化铟等种类的材料。在其他实施例中，「基底」、或「晶片」等词也可能指的是非导体类的玻璃或是蓝宝石基板等材料。此外，文中所使用的「电容」一词在动态随机存取存储器(dynamicrandomaccessmemory,DRAM)的架构中即为存储节点(storagenode)，在其他的电子元件或是存储器架构下其可能有不同的名称，本文中统一以电容来指称该部件。在埋入式字符线的DRAM制作工艺中，其一般会先进行字符线(wordline)、位线(bitline)、源/漏极、以及电容接触插塞的制作，之后才进行其上电容连接垫与电容(存储节点)的制作。由于电容连接垫之前的埋入式存储器制作工艺并非本专利技术方法与结构的重点，为了避免模糊本专利技术重点，文中将不对其相关制作工艺进行多余的细节说明。在本专利技术图示中，本文档来自技高网...

【技术保护点】
1.一种电容连接垫的制作方法，包含：提供一基底，该基底中具有多个接触结构；在该基底上形成第一介电层；在该第一介电层中形成多个第一凹槽，其中每一该第一凹槽裸露出一个该接触结构且呈现上宽下窄的形状；以及在该些第一凹槽中填入接触材料以形成电容连接垫，其中该些电容连接垫的顶面呈现下凹的形状。

【技术特征摘要】
1.一种电容连接垫的制作方法，包含：提供一基底，该基底中具有多个接触结构；在该基底上形成第一介电层；在该第一介电层中形成多个第一凹槽，其中每一该第一凹槽裸露出一个该接触结构且呈现上宽下窄的形状；以及在该些第一凹槽中填入接触材料以形成电容连接垫，其中该些电容连接垫的顶面呈现下凹的形状。2.如权利要求1所述的电容连接垫的制作方法，还包含：在该些电容连接垫上形成一第二介电层；以及在该第二介电层中形成第二凹槽裸露出该电容连接垫，其中部分的该电容连接垫在该形成第二凹槽的步骤中被移除，使得该电容连接垫的顶面的下凹幅度更大。3.如权利要求2所述的电容连接垫的制作方法，还包含在该些第二凹槽中形成存储节点。4.如权利要求1所述的电容连接垫的制作方法，其中在该第一介电层中形成多个第一凹槽的步骤还包含：在该第一介电层上形成一第一光致抗蚀剂，其中该第一光致抗蚀剂呈现多条往第一方向延伸的条状图案且不与下方的该些接触结构重叠；以该第一光致抗蚀剂为蚀刻掩模进行一第一蚀刻制作工艺移除部分的该第一介电层；在该第一介电层上形成一第二光致抗蚀剂，其中该第二光致抗蚀剂呈现多条往第二方向延伸的条状图案且不与下方的该些接触结构重叠；以及以该第二光致抗蚀剂为蚀刻掩模进行一第二蚀刻制作工艺移除部分的该第一介电层并裸露出下方的该些接触结构。5.如权利要求4所述的电容连接垫的制作方法，其中该第一介电层包含一氮化硅层以及一多晶硅层，而该第一蚀刻制作工艺只移除裸露的该多晶硅层。6.如权利要求5所述的电容连接垫的制作方法，...

【专利技术属性】
技术研发人员：张峰溢，李甫哲，陈界得，张翊菁，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71