半导体装置的制造方法制造方法及图纸

一种半导体装置的制造方法，包括形成源极区域、漏极区域、以及覆盖源极区域与漏极区域之间的通道区域的栅极介电层和栅极电极，形成绝缘层于源极区域、漏极区域、以及栅极电极之上，形成穿过绝缘层并分别暴露出源极区域的一部分、漏极区域的一部分、以及栅极电极的一部分的第一通孔、第二通孔、以及第三通孔，形成源极接触件于第一通孔中以电性连接源极区域，形成漏极接触件于第二通孔中以电性连接漏极区域，以及形成栅极接触件于第三通孔中以电性连接栅极电极。第一通孔、第二通孔、以及第三通孔中的一个或多个是通过聚焦离子束的离子轰击并且随后进行热退火制程，从而去除绝缘层的一部分来形成。

【技术实现步骤摘要】
半导体装置的制造方法
本专利技术实施例是有关一种半导体装置的制造方法。
技术介绍
昂贵的微影制程已常被用于制造半导体装置中的通孔。通过微影工具至少可确定通孔的尺寸。然而，若依赖微影制程来制造通孔，当通孔的尺寸缩小时，通孔的深宽比可能会变差。因此，相关领域正进行研究以期找到制造半导体装置中的通孔/接触件的替代方法。
技术实现思路
根据本揭示内容的多个实施方式，是提供一种半导体装置的制造方法，包括：形成一源极区域、一漏极区域、以及覆盖源极区域与漏极区域之间的一通道区域的一栅极介电层和一栅极电极；形成一绝缘层于源极区域、漏极区域、以及栅极电极之上；形成穿过绝缘层并分别暴露出源极区域的一部分、漏极区域的一部分、以及栅极电极的一部分的一第一通孔、一第二通孔、以及一第三通孔；形成一源极接触件于第一通孔中以电性连接源极区域；形成一漏极接触件于第二通孔中以电性连接漏极区域；以及形成一栅极接触件于第三通孔中以电性连接栅极电极。第一通孔、第二通孔、以及第三通孔中的一个或多个是通过一聚焦离子束的离子轰击并且随后进行一热退火制程，从而去除绝缘层的一部分来形成。附图说明当结合附图阅读时，从以下详细描述中可以更好地理解本揭露的各个方面。应注意，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。图1～图2为根据本揭示内容的实施例的用于制造孔洞的方法的制程阶段；图3A～图3F为形成于硅基板中的孔洞深度与用于产生聚焦氦束以形成孔洞于硅基板中的加速电压的模拟关系示意图；图4A～图4B为根据本揭示内容的实施例的用于制造通孔的方法的制程阶段；图5～图6为通过本揭示内容的实施例的方法在基板中形成的通孔的概念性剖面图；图7为通过本揭示内容的实施例的方法所形成的通孔的概念性剖面图；图8A～图8E为通过本揭示内容的实施例的方法所形成的通孔的示例性结构示意图；图8F～图8G为通过本揭示内容的实施例的方法所形成的通孔的能量色散X射线光谱(EDS)图像；图9为通过本揭示内容的实施例的方法在一层中所形成的包括多个孔洞的通孔的概念性剖面图；图10为根据本揭示内容的一些实施例的半导体装置的剖面示意图；图11～图20为根据本揭示内容的实施例的用于制造半导体装置的方法的制程阶段；图21为根据本揭示内容的一些实施例的半导体装置的剖面示意图；图22～图24为根据本揭示内容的实施例的用于形成浅沟槽隔离于基板中的方法的制程阶段；图25～图27为根据本揭示内容的实施例的用于制造半导体装置的方法的制程阶段；图28～图33为根据本揭示内容的实施例的用于封装半导体晶片的方法的制程阶段。具体实施方式以下揭示内容提供许多不同实施例或实例以用于实现所提供标的物的不同的特征。下文描述组件及排列的特定实例以简化本揭露。当然，这些仅仅为实例，并不旨在限制本揭露。举例而言，在随后描述中的在第二特征之上或在第二特征上形成第一特征可包括形成直接接触的第一特征和第二特征的实施例，还可以包括在第一特征和第二特征之间形成额外特征，从而使第一特征和第二特征不直接接触的实施例。另外，本揭露在各实例中可重复元件符号及/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例及/或构造之间的关系。另外，空间相对用语，诸如“下方”、“以下”、“下部”、“上方”、“上部”及类似者，在此用于简化描述附图所示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除附图中描绘的方向外，空间相对用语旨在包含于使用或操作中的装置的不同方向。装置可为不同的方向(旋转90度或在其他的方向)，并且在此使用的空间相关描述词也可相应地被解释。在整个揭示内容中，用于描述参数的“约”表示设计误差/差数、制造误差/差数或测量误差等。此种描述对于本领域的普通技术人员应该是可理解的。图1和图2绘示根据本揭示内容的实施例的用于制造孔洞的方法的制程阶段。请参照图1，在一些实施例中，离子束5轰击在基板10中的第一区域21A(即目标位置)，使得轰击的第一区域21A的结构改变。根据一些实施例，在目标位置(即第一区域21A)处的基板10的一些原子，通过离子轰击而移位。基板10是由例如Si、Ge、SiGe、SiC、SP、SiPC、InP、InAs、GaAs、AlInAs、InGaP、InGaAs、GaAsSb、GaPN、以及AlPN中的一者所制成的半导体基板。在轰击第一区域21A之前，基板10可以用预定掺杂浓度的杂质预先掺杂。亦即，根据一些实施例，基板10是适合制造诸如晶体管的半导体装置的N型基板或P型基板。在一些实施例中，基板10的区域可以具有不同的半导体类型。举例来说，基板10可以包括沿着X轴(或者沿着未绘示且垂直于X轴和Z轴的Y轴)的P型半导体区域和与P型半导体区域交替设置的N型半导体区域。虽然未绘示，但基板10可以包括预形成的结构，包括但不限于半导体鳍片，以及设置在这些结构之间的隔离区，例如浅沟槽隔离(shallowtrenchisolation，STI)。在其他实施例中，虽然未绘示，但基板可包括预形成的装置，包括但不限于晶体管和/或连接晶体管的布线/接触件。在一些实施例中，基板10由包括但不限于氧化硅、氮化硅、SiON、SiOCN、旋涂玻璃(spin-on-glass，SOG)或氟化物掺杂硅酸盐玻璃(fluoride-dopedsilicateglass，FSG)的绝缘材料所制成。离子电流(或离子束5)的入射角θ为约0.01°～约179.99°，此入射角θ被定义为入射离子电流(或离子的行进方向)与基板10的外部上表面11之间的角度。在一些实施例中，离子电流的入射角θ为约45°～约135°。在一些实施例中，离子电流的入射角θ为约85°～约95°。在一些实施例中，离子电流的入射角θ为约90°。在一些实施例中，离子束(例如氦离子束、氢离子束、氖离子束或镓离子束)被用于轰击基板10。在一些实施例中，离子束为聚焦离子束(focusedionbeam，FIB)。根据一些实施例，在应用聚焦氦束的情况下，轰击目标区域的氦原子从相关联的聚结气泡中流出。气泡可以扩散到基板10中、保留在被轰击的第一区域21A中、和/或从基板10逸出。在一些实施例中，由离子束或聚焦离子束轰击的第一区域21A的尺寸可缩小至小于10纳米。在此种情况下，基于被轰击的第一区域21A所形成的第一孔洞21B(如图2所示)具有10nm或更小的宽度(或直径)。然而，本揭示内容不限于此。在一些实施例中，由于离子束的极小尺寸，被轰击的第一区域21A的位置可被精确地控制和形成。在一些实施例中，不需使用光阻图案来轰击第一区域21A。因此，直接写入(例如通过离子束代替包括照相的其他制造制程)，并接着进行热退火制程，可以相对容易地以相对较低的制造成本来制造孔洞于期望的位置处。在一些实施例中，基板10包括一个或多个机器可识别的对准标记(未绘示)以执行根据本公揭示内容的一些实施例的方法，使得在轰击第一区域21A之前，能够相对于基板10的对准标记的位置将要被离子轰击的第一区域21A的位置编程到机器。可应用离子束(例如聚焦离子束)来轰击第一区域21A的机器可以将基板10的对准标记识别到编程位置以轰击基板10的第一区域21A。根据一些实施例，基于本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括：形成一源极区域、一漏极区域、以及覆盖该源极区域与该漏极区域之间的一通道区域的一栅极介电层和一栅极电极；形成一绝缘层于该源极区域、该漏极区域、以及该栅极电极之上；形成穿过该绝缘层并分别暴露出该源极区域的一部分、该漏极区域的一部分、以及该栅极电极的一部分的一第一通孔、一第二通孔、以及一第三通孔；形成一源极接触件于该第一通孔中以电性连接该源极区域；形成一漏极接触件于该第二通孔中以电性连接该漏极区域；以及形成一栅极接触件于该第三通孔中以电性连接该栅极电极，其中该第一通孔、该第二通孔、以及该第三通孔中的一个或多个是通过一聚焦离子束的离子轰击并且随后进行一热退火制程，从而去除该绝缘层的一部分来形成。

【技术特征摘要】
2017.07.31 US 62/539,440;2018.04.27 US 15/965,0761.一种半导体装置的制造方法，其特征在于，包括：形成一源极区域、一漏极区域、以及覆盖该源极区域与该漏极区域之间的一通道区域的一栅极介电层和一栅极电极；形成一绝缘层于该源极区域、该漏极区域、以及该栅极电极之上；形成穿过该绝缘...

【专利技术属性】
技术研发人员：杨哲维，林浩雄，
申请(专利权)人：台湾积体电路制造股份有限公司，林浩雄，
类型：发明
国别省市：中国台湾,71