一种中子多重性测量专用脉冲信号处理器制造技术

本发明专利技术属于核材料无损分析技术领域，具体涉及一种中子多重性测量专用脉冲信号处理器，包括FPGA与外围电路的接口板、单片机数据显示和高压电源板相连的FPGA信号处理板，与单片机数据显示和高压电源板相连的触摸屏，还包括与单片机数据显示和高压电源板、触摸屏相连的直流电源；通过对FPGA信号处理板进行编程，得到三路包含第一计数器的计数器电路；每路计数器电路对一路中子脉冲信号进行记录和存储；其中一路计数器电路还能够进行多重性脉冲信号处理，即给出该计数器电路所记录的中子脉冲信号的符合计数以及多重性的分析结果。

【技术实现步骤摘要】
一种中子多重性测量专用脉冲信号处理器
本专利技术属于核材料无损分析
，具体涉及一种中子多重性测量专用脉冲信号处理器。
技术介绍
中子多重性脉冲信号处理器主要用于核材料无损分析，是特种可裂变材料测量的重要设备。采用可编程逻辑阵列(FPGA)实现了对中子符合脉冲信号的快速处理和分析，其可以为测量设备提供高压、低压电源，可以通过RS-422接口和计算机进行通讯，通过计算机软件可以完成全部测量和分析工作。
技术实现思路
为实现对中子符合脉冲信号的快速处理和分析，因此开展本装置的研究工作。为达到以上目的，本专利技术采用的技术方案是一种中子多重性测量专用脉冲信号处理器，包括FPGA与外围电路的接口板、单片机数据显示和高压电源板相连的FPGA信号处理板，与所述单片机数据显示和高压电源板相连的触摸屏，还包括与所述单片机数据显示和高压电源板、触摸屏相连的直流电源；通过对所述FPGA信号处理板进行编程，得到三路包含第一计数器的计数器电路；每路所述计数器电路对一路中子脉冲信号进行记录和存储；其中一路所述计数器电路还能够进行多重性脉冲信号处理，即给出该计数器电路所记录的所述中子脉冲信号的A、R+A、R以及多重性的分析结果；所述R+A为真符合计数+偶然符合计数，是指在真符合计数+偶然符合计数时间窗口的脉冲个数和频次，所述真符合计数+偶然符合计数时间窗口是指触发脉冲到达后、经过第一时间的延迟之后的第二时间；所述A为偶然符合计数，是指在偶然符合计数时间窗口内的脉冲个数和频次，所述偶然符合计数时间窗口是指所述真符合计数+偶然符合计数时间窗口之后再延迟的第三时间之后的第四时间；所述R为真符合计数，是通过所述R+A减去所述A得到。进一步，所述FPGA信号处理板中的三路所述计数器电路通过所述FPGA与外围电路的接口板连接所述中子脉冲信号，所述FPGA与外围电路的接口板用于完成对输入的所述中子脉冲信号进行处理，变换为所述FPGA信号处理板能够接收的电平信号以及A/D转换；所述FPGA与外围电路的接口板上的还设有RS-422接口，通过所述RS-422接口将所述计数器电路中的所述中子脉冲信号记录以及所述中子脉冲信号的所述A、R+A、R以及多重性的分析结果发送给外部的计算机。进一步，所述单片机数据显示和高压电源板用于完成接收FPGA分析结果，并通过所述触摸屏实现数据的显示输出，同时为符合测量装置提供高压电源；所述符合测量装置是用于提供所述中子脉冲信号的装置；所述触摸屏用于与所述FPGA信号处理板配合实现数据显示以及控制所述FPGA信号处理板开始和停止测量；所述直流电源能提供5V和24V的直流电流。进一步，通过对所述FPGA信号处理板编程使得在实现所述多重性脉冲信号处理的所述计数器电路中还连接移位寄存器序列和第二计数器，通过所述移位寄存器序列实现对所述中子脉冲信号的记录和存储，通过所述第二计数器实现对所述R+A、A进行记录和统计。进一步，通过对所述FPGA信号处理板编程使得在实现所述多重性脉冲信号处理的所述计数器电路中还连接针对所述R+A、A分别分配的256个存储位置，将每个所述R+A、A的值作为所述存储位置的地址，若所述R+A、A在1-254之间，则每个所述R+A、A分别记入一个所述存储位置中；若所述R+A、A大于或等于255，则所述R+A全部记入第255个用于存储所述R+A的所述存储位置中，所述A全部记入第255个用于存储所述A的所述存储位置中。进一步，在所述FPGA信号处理板的内部控制软件中，针对所述R+A、A分别分配的256个存储位置，建立两个数组，将每个所述R+A、A的值作为地址，将所述地址所对应的所述存贮位置中的内容加1即可；这两个所述数组在所述中子多重性测量专用脉冲信号处理器初始化时清零；在对所述中子脉冲信号进行所述符合脉冲信号处理、多重性脉冲信号处理时，所述FPGA信号处理板中的FPGA控制单元要对所述R+A、A进行累加。进一步，在达到预定测量时间后，所述FPGA信号处理板中的FPGA控制单元读取存储的三组所述中子脉冲信号的记录，并计算在此期间中进行所述多重性脉冲信号处理的一组所述中子脉冲信号的所述R+A、A、R，并在整个测量时间结束后向所述计算机发送最终的测量数据，包括T，A，R+A，R，以及多重性的测量结果；所述T是指在实现所述多重性脉冲信号处理的所述计数器电路中的所述第一计数器中的总计数值，是在一段测量时间内输入的脉冲计数的和；所述多重性的测量结果是指在所述FPGA信号处理板的内部控制软件中建立的两组所述数组中的数据。进一步，所述FPGA控制单元能够接收所述计算机发来的控制命令和参数设置命令，并将测量和计算结果按照规定数据格式发送给所述计算机；所述FPGA控制单元通过数字电位器来控制高压，同时采用ADC读回经分压后变为0-5V的模拟信号。进一步，还包括机箱，所述机箱包括BNC、指示灯、开关、输入输出接口，所述机箱用于固定和保护所述FPGA信号处理板、FPGA与外围电路的接口板、单片机数据显示和高压电源板、触摸板、直流电源和固定输入输出连接插件，同时防止外界的电磁干扰。本专利技术的有益效果在于：1、可快速记录三路随机的中子脉冲信号的总计数，并根据预先设定的测量时间进行存储，测量完成后需要将该数据和其他计算结果一并通过RS-422接口发送给计算机。2、可对三路随机的中子脉冲信号中的一路进行分析和处理，可以给出真符合计数(R)，真符合计数+偶然符合计数(R+A)，偶然符合计数(A)，以及多重性的分析结果。附图说明图1是本专利技术具体实施方式中所述的一种中子多重性测量专用脉冲信号处理器的实现原理框图；图2是本专利技术具体实施方式中所述的一种中子多重性测量专用脉冲信号处理器的具体实现方法的示意图；图3是本专利技术具体实施方式中所述的中子脉冲信号的A、R+A、R的算法的示意图；图4是本专利技术具体实施方式中所述的中子多重性测量专用脉冲信号处理器的内电路板布置图；图5是本专利技术具体实施方式中所述的装置数据获取及参数设置软件的装置数据获取界面示意图；图6是本专利技术具体实施方式中所述的装置数据获取及参数设置软件的装置参数设置界面示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步描述。本专利技术提供的一种中子多重性测量专用脉冲信号处理器(简称处理器)，包括6部分组成：1.FPGA信号处理板：主要完成对输入的中子脉冲信号进行储存和处理，并将分析结果发送给计算机和单片机；2.FPGA与外围电路的接口板：主要完成对输入的中子脉冲信号进行处理，变换为FPGA可以接收的电平信号，同时实现FPGA的RS-422、A/D转换等功能；3.单片机数据显示和高压电源板：主要用于完成接收FPGA分析结果，并通过触摸屏实现数据的显示输出，以及A/D转换功能，同时为符合测量装置提供高压电源；(符合测量装置由多根He-3正比计数管、慢化体、前置放大器等组成的，能对发射中子的物质进行测量，为本处理器提供中子信号脉冲的装置，该装置工作时需要5V和高压电源)4.触摸屏，用于与FPGA信号处理板配合实现数据显示以及控制FPGA信号处理板开始和停止测量等；5.直流电源：与FPGA与外围电路的接口板、单片机数据显示和高压电源板、FPGA信号处理板、触摸屏相连，提供+5V和24V直流电流；6.机箱：包本文档来自技高网...

【技术保护点】
1.一种中子多重性测量专用脉冲信号处理器，其特征是：包括FPGA与外围电路的接口板、单片机数据显示和高压电源板相连的FPGA信号处理板，与所述单片机数据显示和高压电源板相连的触摸屏，还包括与所述单片机数据显示和高压电源板、触摸屏相连的直流电源；通过对所述FPGA信号处理板进行编程，得到三路包含第一计数器的计数器电路；每路所述计数器电路对一路中子脉冲信号进行记录和存储；其中一路所述计数器电路还能够进行多重性脉冲信号处理，即给出该计数器电路所记录的所述中子脉冲信号的A、R+A、R以及多重性的分析结果；所述R+A为真符合计数+偶然符合计数，是指在真符合计数+偶然符合计数时间窗口的脉冲个数和频次，所述真符合计数+偶然符合计数时间窗口是指触发脉冲到达后、经过第一时间的延迟之后的第二时间；所述A为偶然符合计数，是指在偶然符合计数时间窗口内的脉冲个数和频次，所述偶然符合计数时间窗口是指所述真符合计数+偶然符合计数时间窗口之后再延迟的第三时间之后的第四时间；所述R为真符合计数，是通过所述R+A减去所述A得到。

【技术特征摘要】
1.一种中子多重性测量专用脉冲信号处理器，其特征是：包括FPGA与外围电路的接口板、单片机数据显示和高压电源板相连的FPGA信号处理板，与所述单片机数据显示和高压电源板相连的触摸屏，还包括与所述单片机数据显示和高压电源板、触摸屏相连的直流电源；通过对所述FPGA信号处理板进行编程，得到三路包含第一计数器的计数器电路；每路所述计数器电路对一路中子脉冲信号进行记录和存储；其中一路所述计数器电路还能够进行多重性脉冲信号处理，即给出该计数器电路所记录的所述中子脉冲信号的A、R+A、R以及多重性的分析结果；所述R+A为真符合计数+偶然符合计数，是指在真符合计数+偶然符合计数时间窗口的脉冲个数和频次，所述真符合计数+偶然符合计数时间窗口是指触发脉冲到达后、经过第一时间的延迟之后的第二时间；所述A为偶然符合计数，是指在偶然符合计数时间窗口内的脉冲个数和频次，所述偶然符合计数时间窗口是指所述真符合计数+偶然符合计数时间窗口之后再延迟的第三时间之后的第四时间；所述R为真符合计数，是通过所述R+A减去所述A得到。2.如权利要求1所述的中子多重性测量专用脉冲信号处理器，其特征是：所述FPGA信号处理板中的三路所述计数器电路通过所述FPGA与外围电路的接口板连接所述中子脉冲信号，所述FPGA与外围电路的接口板用于完成对输入的所述中子脉冲信号进行处理，变换为所述FPGA信号处理板能够接收的电平信号以及A/D转换；所述FPGA与外围电路的接口板上的还设有RS-422接口，通过所述RS-422接口将所述计数器电路中的所述中子脉冲信号记录以及所述中子脉冲信号的所述A、R+A、R以及多重性的分析结果发送给外部的计算机。3.如权利要求1所述的中子多重性测量专用脉冲信号处理器，其特征是：所述单片机数据显示和高压电源板用于完成接收FPGA分析结果，并通过所述触摸屏实现数据的显示输出，同时为符合测量装置提供高压电源；所述符合测量装置是用于提供所述中子脉冲信号的装置；所述触摸屏用于与所述FPGA信号处理板配合实现数据显示以及控制所述FPGA信号处理板开始和停止测量；所述直流电源能提供5V和24V的直流电流。4.如权利要求1所述的中子多重性测量专用脉冲信号处理器，其特征是：通过对所述FPGA信号处理板编程使得在实现所述多重性脉冲信号处理的所述计数器电路中还连接移位寄存器序列和第二计数器，通过所述移位寄存器序列实现对所述中子脉冲信号的记录和存储，通过所述第二计数器实现对所述R+A、A进行记录和统计...

【专利技术属性】
技术研发人员：许小明，张文良，祝利群，步立新，李新军，
申请(专利权)人：中国原子能科学研究院，
类型：发明
国别省市：北京,11