存储器单元的印痕避免制造技术

技术编号:20290454 阅读:29 留言:0更新日期:2019-02-10 20:42
本发明专利技术描述用于操作一个或若干个铁电存储器单元的方法、系统及装置。单元可经写入有值,所述值希望传达不同于通常可与所述值相关联的逻辑状态。例如,已存储与一个逻辑状态相关联的电荷达一个时段的单元可经重写以存储不同电荷,且所述重写单元仍可经读取以具有最初存储的逻辑状态。可将指示符存储于锁存器中以指示当前通过所述单元存储的所述逻辑状态是否为所述单元的预期逻辑状态。单元可(例如)基于事件的发生或基于所述单元已存储一个值(或电荷)达特定时段的确定而周期性地重写有相反值。

【技术实现步骤摘要】
【国外来华专利技术】存储器单元的印痕避免交叉参考本专利申请案主张2016年6月21日申请的Calderoni等人的标题为“存储器单元的印痕避免(MemoryCellImprintAvoidance)”的第15/188,886号美国专利申请案的优先权,所述案经让渡给其受让人。
技术介绍
下文大体上涉及存储器装置且更具体来说涉及维持存储逻辑值达延长时段的铁电存储器单元的性能。存储器装置广泛用于将信息存储于各种电子装置中,例如计算机、无线通信装置、相机、数字显示器及类似物。通过对存储器装置的不同状态进行编程而存储信息。例如,二进制装置具有两个状态,其通常由逻辑“1”或逻辑“0”表示。在其它系统中,可存储两个以上状态。为存取所存储的信息,电子装置可读取或感测存储器装置中的经存储状态。为存储信息,电子装置可将状态写入或编程于存储器装置中。存在各种类型的存储器装置,包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器等等。存储器装置可为易失性或非易失性。非易失性存储器(例如,快闪存储器)可甚至在缺乏外部电源的情况下存储数据达延长时段。易失性存储器装置(例如,DRAM)可随时间丢失其存储状态,除非其由外部电源周期性刷新。二进制存储器装置可(例如)包含充电电容器或放电电容器。然而,充电电容器可经由泄漏电流随时间变成放电,从而导致存储信息的丢失。易失性存储器的特定特征可提供性能优势,例如更快的读取速度或写入速度,而非易失性存储器的特征(例如在无周期性刷新的情况下存储数据的能力)可为有利的。FeRAM可使用类似于易失性存储器的装置架构,但可因为使用铁电电容器作为存储装置而具有非易失性性质。因此,与其它非易失性及易失性存储器装置相比,FeRAM装置可具有改进性能。FeRAM装置的铁电存储器单元可存储逻辑状态(例如,逻辑1)达延长时段(例如,数小时、数日、数月等)。在此时段内,铁电存储器单元的铁电电容器内的铁电域可偏移,偏移的量值及效应可随时间增大。由于此偏移,铁电存储器单元可在后续写入操作或读取操作期间经历降级性能。附图说明本文的揭示内容是指且包含下列图:图1说明根据本专利技术的各种实施例的支持避免存储器单元的印痕的实例存储器阵列;图2说明根据本专利技术的各种实施例的包含存储器单元且支持避免存储器单元的印痕的实例阵列;图3说明根据本专利技术的各种实施例操作的铁电存储器单元的实例磁滞曲线图;图4说明根据本专利技术的各种实施例的支持避免存储器单元的印痕的实例电路;图5展示说明根据本专利技术的各种实施例的实例电路的操作的实例图;图6A到6C展示根据本专利技术的各种实施例操作的存储器阵列的实例子区段;图7说明根据本专利技术的各种实施例的支持避免存储器单元的印痕的实例铁电存储器阵列的框图;图8说明根据本专利技术的各种实施例的包含支持避免存储器单元的印痕的存储器阵列的系统;及图9是根据本专利技术的各种实施例说明用于避免存储器单元的印痕的一个或若干个方法的流程图。具体实施方式铁电存储器单元可经写入有值,所述值希望传达不同于通常可与所述值相关联的逻辑状态以减轻偏移铁电域的效应。例如,已存储与一个逻辑状态相关联的电荷达一个时段的单元可经重写以存储不同电荷,且重写单元仍可经读取以具有最初存储的逻辑状态。单元可(例如)基于事件的发生或基于所述单元已存储一个值(或电荷)达特定时段的确定而周期性地重写有相反值。可存储指示符(例如,于锁存器中),其可指示当前通过单元存储的逻辑状态是否为单元的预期逻辑状态。举实例来说,初始逻辑状态(例如,逻辑“1”)可经写入到存储器单元且通过所述存储器单元存储。在存储初始逻辑状态之后可不针对存储器单元调度后续存取操作(例如,读取或写入操作)达延长时段(例如,数小时、数日、数月等);或相同逻辑值可经连续写入到存储器单元达延长时段。因此,存储器单元的铁电电容器内的铁电域可偏移。此现象可被称作“印痕”。为减轻印痕的效应,可确定:存储器单元已存储初始逻辑状态达特定时间量;已发生事件;或单元已经连续写入有相同值达某时段,且相反值可经写入到单元。然而,单元的预期逻辑状态可保持不变。所以如果单元的初始逻辑状态为“1”,且如果在经确定时段之后,单元经重写有逻辑“0”,那么单元的预期状态可为逻辑“1”,且单元可被读取为存储逻辑“1”。在一些情况中,当存储初始逻辑状态时可起始定时器,且可比较定时器的当前值与对应于经配置时段的预定或经动态配置的值。经配置时段可比预期导致单元的印痕的时段短,且在一些实例中可为约数秒或数分钟。在一些情况中,可基于存储器单元的内部特性、存储器单元的温度、存储器单元的寿命、由读取存储器单元所致的感测窗及类似物确定对应于时段的值。在确定已经过所述时段之后,可将不同逻辑状态(例如,相反逻辑0状态)—相对于最初存储的逻辑状态—写入到存储器单元。同时,存储于锁存器(例如,非易失性存储器单元)中的指示符可从一个值(例如,“0”)更新到另一值(例如,“1”)。指示符的值可指示当前通过存储器单元存储的逻辑状态是预期从存储器单元读取的逻辑状态还是不同于预期从存储器单元读取的逻辑状态。例如,指示符值0可用于指示存储器单元的预期逻辑状态与当前通过存储器单元存储的逻辑状态相同,而指示符值1可用于指示存储器单元的预期逻辑状态与通过存储器单元存储的逻辑状态相反。在一些实例中,逻辑0可被视为与逻辑1相反。在另一实例中,可将不同逻辑状态写入到存储器单元且响应于特定事件更新指示符。例如,在已检测到特定数目的读取/写入错误之后,可写入不同逻辑状态。在另一情况中,可响应于以下每一者而写入不同逻辑状态:装置从低功率状态或断电状态返回;装置经插入到外部电源中;或响应于来自操作装置的用户的输入。在一些情况中,指示符的值可经提供到感测组件,且感测组件可感测当前存储在存储器单元处的逻辑状态(例如,逻辑0)。感测组件可使用经感测逻辑状态及指示符的值(例如,1)来确定经感测逻辑状态的相反状态是预期从存储器单元读取的逻辑状态(例如,最初存储的逻辑1状态)。在其它实例中,指示符的值可经提供到错误校正码(ECC)组件且用于识别来自包含存储器单元的存储器阵列的读取操作的码字,且所述码字的值可用于确定预期逻辑状态。虽然在单个存储器单元的内容背景中论述,但以上论述的特征可跨多个存储器单元实施,如将在下文中更详细描述。下文在存储器阵列的内容背景中进一步描述上文介绍的本专利技术的特征。接着针对用于避免存储器单元的印痕的具有对应图的实例电路描述特定实例。本专利技术的这些及其它特征进一步通过与避免存储器单元的印痕相关的设备图、系统图及流程图说明且参考其加以描述。图1说明根据本专利技术的各种实施例的支持避免存储器单元的印痕的实例存储器阵列100。存储器阵列100还可被称为电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可经编程以存储表示为逻辑0及逻辑1的两个状态。在一些情况中,存储器单元105经配置以存储两个以上逻辑状态。存储器单元105可包含电容器来存储表示可编程状态的电荷;例如,充电及未充电电容器可分别表示两个逻辑状态。DRAM架构通常可使用此设计,且本文档来自技高网...

【技术保护点】
1.一种操作存储器阵列的方法,其包括:将第一逻辑状态写入到铁电存储器单元;确定所述铁电存储器单元已存储所述第一逻辑状态达第一时段;及至少部分基于所述确定所述铁电存储器单元已存储所述第一逻辑状态达所述第一时段而将第二逻辑状态写入到所述铁电存储器单元,其中所述第二逻辑状态不同于所述第一逻辑状态。

【技术特征摘要】
【国外来华专利技术】2016.06.21 US 15/188,8861.一种操作存储器阵列的方法,其包括:将第一逻辑状态写入到铁电存储器单元;确定所述铁电存储器单元已存储所述第一逻辑状态达第一时段;及至少部分基于所述确定所述铁电存储器单元已存储所述第一逻辑状态达所述第一时段而将第二逻辑状态写入到所述铁电存储器单元,其中所述第二逻辑状态不同于所述第一逻辑状态。2.根据权利要求1所述的方法,其进一步包括:将指示符存储于锁存器中,其中所述指示符的值指示所述铁电存储器单元的预期逻辑状态是所述第一逻辑状态还是所述第二逻辑状态。3.根据权利要求2所述的方法,其进一步包括:使用与所述铁电存储器单元电子连通的感测组件来感测所述铁电存储器单元的所述第二逻辑状态;及至少部分基于感测所述第二逻辑状态及所述指示符的所述值而确定所述铁电存储器单元的所述预期逻辑状态为所述第一逻辑状态。4.根据权利要求2所述的方法,其进一步包括:识别来自所述存储器阵列的读取操作的码字,其中所述码字的值至少部分基于所述指示符的所述值;及至少部分基于所述码字确定所述铁电存储器单元的所述预期逻辑状态为所述第一逻辑状态。5.根据权利要求2所述的方法,其进一步包括:接收所述第一逻辑状态以存储于所述铁电存储器单元中;及至少部分基于所述指示符的所述值而将所述第二逻辑状态写入到所述铁电存储器单元。6.根据权利要求2所述的方法,其进一步包括:至少部分基于将所述第二逻辑状态写入到所述铁电存储器单元而更新所述指示符的所述值,其中所述指示符的所述经更新值指示所述铁电存储器单元的所述预期逻辑状态为所述第一逻辑状态。7.根据权利要求6所述的方法,其进一步包括:确定所述铁电存储器单元已存储所述第二逻辑状态达第二时段;及至少部分基于确定所述铁电存储器单元已存储所述第二逻辑状态达所述第二时段而将所述第一逻辑状态写回到所述铁电存储器单元。8.根据权利要求7所述的方法,其进一步包括:至少部分基于将所述第一逻辑状态写入到所述铁电存储器单元而更新所述指示符的所述值,其中所述指示符的所述经更新值指示所述铁电存储器单元的所述预期逻辑状态为所述第一逻辑状态。9.根据权利要求7所述的方法,其中所述第一时段包括循环的第一间隔且所述第二时段包括所述循环的第二间隔,其中所述循环的周期包含写入所述第一逻辑状态与写回所述第一逻辑状态之间的时间。10.根据权利要求2所述的方法,其中所述锁存器包括多个锁存器的一个锁存器,且其中所述铁电存储器单元的所述预期逻辑状态至少部分基于通过所述多个锁存器的多数锁存器存储的所述值。11.根据权利要求1所述的方法,其进一步包括:识别所述铁电存储器单元在未经存取的情况下已存储所述第一逻辑状态达所述第一时段,其中写入所述第二逻辑状态至少部分基于所述识别。12.根据权利要求1所述的方法,其进一步包括:识别包含所述铁电存储器单元的所述存储器阵列的子区段;及至少部分基于确定所述子区段的一或多个铁电存储器单元已存储所述第一逻辑状态达所述第一时段而将不同逻辑状态写入到所述子区段的每一铁电存储器单元。13.根据权利要求1所述的方法,其中确定已经过所述第一时段包括以下中的至少一者:确定错误的数目已超过阈值数目;确定所述存储器阵列已在低功率模式中操作;确定所述存储器阵列已在断电模式中操作;或确定已接收来自用户的命令。14.根据权利要求1所述的方法,其进一步包括:激活包含所述铁电存储器单元的所述存储器阵列的子区段,其中写入所述铁电存储器单元包括至少部分基于激活所述子区段而将不同逻辑状态写入到所述子区段的每一铁电存储器单元。15.根据权利要求1所述的方法,其中所述第二逻辑状态与所述第一逻辑状态相反。16.根据权利要求1所述的方法,其中所述第一时段至少部分基于所述铁电存储器单元的温度、所述铁电存储器单元的寿命、所述铁电存储器单元的存取操...

【专利技术属性】
技术研发人员:A·卡德罗尼D·V·N·拉马斯瓦米K·普拉尔F·贝代斯基
申请(专利权)人:美光科技公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1