半导体器件以及制造半导体器件的方法技术

一种半导体器件以及制造半导体器件的方法。所述半导体器件包括：配置在上区域与下区域之间的中间区域；该中间区域内的第一导电类型的掺杂浓度低于漂移层内的该第一导电类型的掺杂浓度。因此，在施加后向偏压时，可延伸消耗层并且将该消耗层与该下区域连接；且可减小该上区域的电场。

Semiconductor devices and methods of manufacturing them

A semiconductor device and a method for manufacturing a semiconductor device. The semiconductor device includes an intermediate region arranged between the upper and lower regions, in which the doping concentration of the first conductive type is lower than that of the first conductive type in the drift layer. Therefore, when a backward bias is applied, the consumption layer can be extended and connected to the lower region, and the electric field in the upper region can be reduced.

【技术实现步骤摘要】
半导体器件以及制造半导体器件的方法
本专利技术实施例总体上涉及半导体领域，尤其涉及一种半导体器件以及制造半导体器件的方法。
技术介绍
半导体器件(也可称为半导体元件、部件、装置，等等)可包括基板(也可以称为衬底等)、漂移层和电极层。例如，主要用在所述基板和所述漂移层中的材料可包括碳化硅(SiC)。此外，某些区域可以被埋入所述漂移层内。图1是示出了现有技术中的半导体器件的一个实例的示意图。如图1所示，半导体器件100可包括具有第一导电类型(如n类，或者也可称为n掺杂)的碳化硅漂移层101、具有第一导电类型的碳化硅基板102以及配置在所述碳化硅漂移层101上的电极层103。如图1所示，在所述碳化硅漂移层101与所述电极层103之间在第一方向上(如图1中的X方向)形成有接触面1011。半导体器件100还可包括具有第二导电类型(如p类，或者也可称为p掺杂)的上区域(或者也可称为表面区域)104，所述上区域104配置在所述碳化硅漂移层101内并且与该接触面1011接触(或连接)。如图1所示，半导体器件100还可以包括具有第二导电类型的下区域(或者也可称为埋入区域)105，所述下区域105配置在所述碳化硅漂移层101内并且在第二方向(如图1中的Y方向)上位于该上区域104之下，所述第二方向基本上与所述第一方向正交。如图1所示，半导体器件100还可以包括具有第一导电类型的相邻区域106，所述相邻区域106配置在该碳化硅漂移层101内并且临近于该上区域104。本节的内容引入了多个方面，这些方面是为了对本专利技术实施例更好的理解。因此，应在此方面阅读本节的陈述，且不应理解为是对哪些是现有技术或哪些不是现有技术的认可。
技术实现思路
然而，专利技术人发现，在施加后向偏压(backwardbiasingvoltage)时，与所述上区域104相比难以在所述下区域105的周围形成消耗层。因此，所述上区域104的电场仍然高，并且所述半导体器件的耐压表现(breakdownbehavior)和长期可靠性需要得到进一步的提升。为了至少解决上述这些问题中的一部分，本专利技术实施例提供方法、装置和器件。结合附图阅读下面对具体实施例的描述就会理解本专利技术实施例的特征和优点，这些具体实施例通过实例描述了本专利技术实施例的原理。总体上来讲，本专利技术实施例提供了一种半导体器件以及制造半导体器件的方法。根据本专利技术实施例的第一方面，提供一种半导体器件。该半导体器件包括漂移层，该漂移层具有第一导电类型；电极层，该电极层配置在该漂移层上；其中，在该漂移层与该电极层之间在第一方向形成接触面；第一区域，该第一区域具有第二导电类型；该第一区域配置在该漂移层内并且与该接触面接触；第二区域，该第二区域具有该第一导电类型；其中，该第二区域配置在该漂移层内并且在第二方向与该第一区域连接，该第二方向与该第一方向正交；并且该第二区域中的该第一导电类型的掺杂浓度低于该漂移层内的该第一导电类型的掺杂浓度；以及第三区域，该第三区域具有该第二导电类型；其中，该第三区域配置在该漂移层内并且在该第二方向与该第二区域连接。在一个实施例中，该半导体器件还包括第四区域，该第四区域具有该第一导电类型；其中，该第四区域配置在该漂移层内并且临近于该第一区域；并且该第四区域中的该第一导电类型的掺杂浓度高于该漂移层内的该第一导电类型的掺杂浓度。在一个实施例中，该半导体器件还包括：基板，该基板具有该第一导电类型；其中，该漂移层配置在该基板上；并且该漂移层内的该第一导电类型的掺杂浓度低于该基板内的该第一导电类型的掺杂浓度。在一个实施例中，该第一导电类型是n掺杂，且该第二导电类型是p掺杂。在一个实施例中，多个第一区域配置在该漂移层内并且沿着该接触面布置。在一个实施例中，对应于该第一区域，多个第二区域和/或第三区域配置在该漂移层内。在一个实施例中，多个第二区域和/或第三区域的宽度随着在该第二方向上的与该接触面的距离的增加而减小。在一个实施例中，在多个第二区域中的该第一导电类型的掺杂浓度和/或多个第三区域中的该第二导电类型的掺杂浓度随着在该第二方向上的与该接触面的距离的增加而降低。在一个实施例中，所述第二区域和所述第三区域在该第二方向交替地被配置。在一个实施例中，该第四区域的朝向该漂移层的表面被配置为扩大在该第四区域与该漂移层之间形成的接触面。在一个实施例中，该第四区域的截面包括以下形状中的其中一种：三角形、梯形和弧形。根据本专利技术实施例的第二方面，提供一种制造半导体器件的方法。该方法包括：设置漂移层，该漂移层具有第一导电类型；设置电极层，该电极层配置在该漂移层上；其中，在该漂移层与该电极层之间在第一方向形成有接触面；设置第一区域，该第一区域具有第二导电类型；该第一区域配置在该漂移层内并且与该接触面接触；设置第二区域，该第二区域具有该第一导电类型；其中，该第二区域配置在该漂移层内并且在第二方向与该第一区域连接，该第二方向与该第一方向正交；并且该第二区域中的该第一导电类型的掺杂浓度低于该漂移层内的该第一导电类型的掺杂浓度；以及设置第三区域，该第三区域具有该第二导电类型；其中，该第三区域配置在该漂移层内并且在该第二方向与该第二区域连接。在一个实施例中，该方法还包括：设置第四区域，该第四区域具有该第一导电类型；其中，该第四区域配置在该漂移层内并且临近于该第一区域；并且该第四区域中的该第一导电类型的掺杂浓度高于该漂移层内的该第一导电类型的掺杂浓度。在一个实施例中，该方法还包括：设置基板，该基板具有该第一导电类型；其中，该漂移层配置在该基板上；并且该漂移层内的该第一导电类型的掺杂浓度低于该基板内的该第一导电类型的掺杂浓度。根据本专利技术的各种实施例，具有该第一导电类型的中间区域(第二区域)配置在该上区域(该第一区域)与该下区域(该第三区域)之间，且该第二区域内的第一导电类型的掺杂浓度低于该漂移层内的第一导电类型的掺杂浓度。因此，在施加后向偏压时，消耗层可以被延伸并且该消耗层可以与该下区域连接。可以降低该上区域的电场，并且该半导体器件的耐压表现和长期可靠性可以得到进一步的提升。附图说明参照下面结合附图通过实例进行的具体描述就会充分理解本专利技术的各种实施例的前述和其它方面、特征和优点，在这些附图中，相同的附图标记或字母用于指明相同或等同的元素。示出这些附图用于便于更好地理解本专利技术的实施例，且这些附图并不一定按比例绘制。在这些图中：图1是示出了现有技术中的半导体器件的一个实例的示意图；图2是示出了形成消耗层的一个实例的示意图；图3是示出了根据本专利技术的实施例的半导体器件300的截面的示意图；图4是示出了根据本专利技术的实施例的半导体器件400的截面的示意图；图5是示出了根据本专利技术的实施例的形成消耗层的一个实例的示意图；图6是示出了根据本专利技术的实施例的半导体器件600的截面的示意图；图7是示出了根据本专利技术的实施例的半导体器件700的截面的示意图；图8是示出了根据本专利技术的实施例的半导体器件800的截面的示意图；图9是示出了根据本专利技术的实施例的半导体器件900的截面的示意图；图10是示出了根据本专利技术的实施例的制造半导体器件的方法1000的示意图。具体实施方式以下将参考几个实例对本专利技术进行说明。应当理解对这些实施例的描述仅是为了使本领域中的技术人员能够更好地本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，所述半导体器件包括：漂移层，所述漂移层具有第一导电类型；电极层，所述电极层配置在所述漂移层上；其中，在所述漂移层与所述电极层之间在第一方向形成有接触面；第一区域，所述第一区域具有第二导电类型；所述第一区域配置在所述漂移层内并且与所述接触面接触；第二区域，所述第二区域具有所述第一导电类型；其中，所述第二区域配置在所述漂移层内并且在第二方向与所述第一区域连接，所述第二方向与所述第一方向正交；并且所述第二区域中的所述第一导电类型的掺杂浓度低于所述漂移层内的所述第一导电类型的掺杂浓度；以及第三区域，所述第三区域具有所述第二导电类型；其中，所述第三区域配置在所述漂移层内并且在所述第二方向与所述第二区域连接。

【技术特征摘要】
2017.07.28 US 15/662,4531.一种半导体器件，其特征在于，所述半导体器件包括：漂移层，所述漂移层具有第一导电类型；电极层，所述电极层配置在所述漂移层上；其中，在所述漂移层与所述电极层之间在第一方向形成有接触面；第一区域，所述第一区域具有第二导电类型；所述第一区域配置在所述漂移层内并且与所述接触面接触；第二区域，所述第二区域具有所述第一导电类型；其中，所述第二区域配置在所述漂移层内并且在第二方向与所述第一区域连接，所述第二方向与所述第一方向正交；并且所述第二区域中的所述第一导电类型的掺杂浓度低于所述漂移层内的所述第一导电类型的掺杂浓度；以及第三区域，所述第三区域具有所述第二导电类型；其中，所述第三区域配置在所述漂移层内并且在所述第二方向与所述第二区域连接。2.根据权利要求1所述的半导体器件，其中，所述半导体器件还包括：第四区域，所述第四区域具有所述第一导电类型；其中，所述第四区域配置在所述漂移层内并且临近于所述第一区域；并且所述第四区域中的所述第一导电类型的掺杂浓度高于所述漂移层内的所述第一导电类型的掺杂浓度。3.根据权利要求1所述的半导体器件，其中，所述半导体器件还包括：基板，所述基板具有所述第一导电类型；其中，所述漂移层配置在所述基板上；并且所述漂移层内的所述第一导电类型的掺杂浓度低于所述基板内的所述第一导电类型的掺杂浓度。4.根据权利要求1至3任一项所述的半导体器件，其中，多个第一区域配置在所述漂移层内并且沿着所述接触面布置；对应于所述第一区域，多个所述第二区域和/或所述第三区域配置在所述漂移层内。5.根据权利要求4所述的半导体器件，其中，多个所述第二区域和/或所述第三区域的宽度随着在所述第二方向上的与所述接触面的距离的增加而减小；和/或多个所述第二区域...

【专利技术属性】
技术研发人员：川口博子，鹿内洋志，熊仓弘道，工藤真二，田中雄季，
申请(专利权)人：三垦电气株式会社，
类型：发明
国别省市：日本,JP