半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供基底，基底包括核心区和周边区；在基底上形成伪栅结构，包括栅氧化层以及位于栅氧化层上的伪栅电极层；在伪栅结构露出的基底上形成层间介质层，层间介质层露出伪栅结构顶部；去除核心区伪栅结构，在核心区层间介质层内形成露出基底的第一开口；在第一开口露出的基底上形成牺牲层；形成牺牲层后，去除周边区的伪栅电极层，在周边区层间介质层内形成第二开口；去除牺牲层；在第一开口底部和侧壁、第二开口侧壁以及第二开口中的栅氧化层上形成高k栅介质层。通过本发明专利技术技术方案，提高周边区栅氧化层的质量和厚度均一性，且避免去除周边区伪栅电极层的工艺对核心区基底造成损耗或损伤。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a base, the base includes a core area and a peripheral area; forming a pseudo-gate structure on the base, including a gate oxide layer and a pseudo-gate electrode layer on the gate oxide layer; forming an interlayer dielectric layer on the base exposed by the pseudo-gate structure, and exposing the top of the pseudo-gate structure on the interlayer dielectric layer; removing the pseudo-gate structure in the core area, and in the core area. The first opening exposed to the base is formed in the interlayer dielectric layer; the sacrificial layer is formed on the base exposed by the first opening; after the formation of the sacrificial layer, the pseudo-gate electrode layer in the surrounding area is removed, and the second opening is formed in the interlayer dielectric layer of the surrounding area; the sacrificial layer is removed; and the high k gate dielectric layer is formed on the bottom and side walls of the first opening, the side walls of the second opening and the gate oxide layer in the second opening. Through the technical scheme of the invention, the quality and thickness uniformity of the gate oxide layer in the peripheral region are improved, and the process of removing the pseudo gate electrode layer in the peripheral region is avoided to cause loss or damage to the core region substrate.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。但是，现有技术形成的半导体器件的性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底包括核心区和周边区；在所述基底上形成伪栅结构，所述伪栅结构包括栅氧化层以及位于所述栅氧化层上的伪栅电极层；在所述伪栅结构露出的基底上形成层间介质层，所述层间介质层露出所述伪栅结构的顶部；去除所述核心区的伪栅结构，在所述核心区的层间介质层内形成露出所述基底的第一开口；在所述第一开口露出的基底上形成牺牲层；形成所述牺牲层后，去除所述周边区的伪栅电极层，在所述周边区的层间介质层内形成第二开口；形成所述第二开口后，去除所述牺牲层；去除所述牺牲层后，在所述第一开口底部和侧壁、所述第二开口侧壁以及所述第二开口中的栅氧化层上形成高k栅介质层。相应的，本专利技术还提供一种半导体结构，包括：基底，所述基底包括核心区和周边区；伪栅结构，位于所述周边区的基底上，所述伪栅结构包括栅氧化层以及位于所述栅氧化层上的伪栅电极层；层间介质层，位于所述基底上，所述层间介质层露出所述伪栅结构的顶部，且所述层间介质层内具有露出所述核心区部分基底的开口；牺牲层，位于所述开口露出的基底上。与现有技术相比，本专利技术的技术方案具有以下优点：去除核心区的伪栅结构，在所述核心区的层间介质层内形成露出基底的第一开口；在所述第一开口露出的基底上形成牺牲层；形成所述牺牲层后，去除所述周边区的伪栅电极层。一方面，由于在去除核心区的伪栅结构时，通常在周边区形成光刻胶层，因此通过保留所述周边区的伪栅电极层，所述周边区伪栅电极层能够在去除所述光刻胶层的过程中对所述周边区栅氧化层起到保护作用，避免去除所述光刻胶层的工艺对所述周边区栅氧化层造成损耗或等离子体损伤(PlasmaDamage)，从而提高所述周边区栅氧化层的质量和厚度均一性，进而提高所形成半导体器件的性能，提高周边器件的可靠性(Realibility)，例如栅介质层完整性(GateDielectricIntegrity)；另一方面，所述牺牲层能够在后续去除所述周边区伪栅电极层的过程中，对所述核心区基底起到保护作用，避免去除所述周边区伪栅电极层的工艺对所述核心区基底造成损耗或损伤，从而有利于提高核心器件的性能。可选方案中，形成所述牺牲层的工艺为原子层沉积工艺、低温氧化工艺或化学气相沉积工艺，与采用热氧化工艺形成所述牺牲层的方案相比，后续去除所述牺牲层的刻蚀工艺对所述牺牲层和隔离结构的刻蚀选择比较高，对所述牺牲层和层间介质层的刻蚀选择比较高，即所述刻蚀工艺对所述牺牲层的刻蚀速率远大于对所述隔离结构的刻蚀速率，所述刻蚀工艺对所述牺牲层的刻蚀速率远大于对所述层间介质层的刻蚀速率，从而可以降低后续去除所述牺牲层的工艺难度，减小所述刻蚀工艺对所述隔离结构和层间介质层的刻蚀损耗。可选方案中，所述牺牲层还覆盖所述第一开口侧壁、所述层间介质层顶部、以及所述周边区的伪栅结构顶部，因此能够有效抑制自然氧化层在所述伪栅结构顶部的生长；与自然氧化层相比，当后续对所述基底进行清洗处理以露出所述周边区的伪栅电极层顶部时，所述清洗处理对所述牺牲层的去除速率更大，从而有利于减少所述清洗处理的工艺时间。可选方案中，形成所述牺牲层后，去除所述周边区的伪栅电极层之前，还包括步骤：在所述第一开口中填充第二光刻胶层，所述第二光刻胶层覆盖所述牺牲层；所述第二光刻胶层用于在后续去除所述周边区伪栅电极层的过程中，进一步对所述核心区基底起到保护作用，从而防止去除所述周边区伪栅电极层的工艺对所述核心区基底造成损耗或损伤。可选方案中，在对所述第二光刻胶层进行曝光处理后，采用显影液去除所述第二光刻胶层；与采用灰化(Asher)和湿法去胶(WetStrip)相结合的工艺或采用湿法刻蚀工艺以去除所述第二光刻胶层的方案相比，采用显影液的方案可以减小对所述周边区栅氧化层的损耗或等离子体损伤。可选方案中，形成所述栅氧化层的步骤包括：在所述基底上形成氧化材料层；对所述氧化材料层进行等离子体氮化工艺；在所述等离子体氮化工艺后，对所述氧化材料层进行等离子体氮化退火工艺。因此，所述氧化材料层表面部分厚度的材料转化为掺氮氧化材料层，即所形成栅氧化层包括氧化层以及位于所述氧化层上的掺氮氧化层(NitridedOxideLayer)，在后续去除所述牺牲层的过程中，所述掺氮氧化层对所述周边区的氧化层起到保护作用，因此在去除所述牺牲层后，所述周边区的栅氧化层的损耗较小甚至没有损耗。可选方案中，与先去除核心区和周边区的伪栅电极层、再去除所述核心区栅氧化层的方案相比，本专利技术所述技术方案在改善半导体器件性能和可靠性的同时，未增加光罩的使用，因此可以避免工艺成本的增加。附图说明图1至图17是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图；图18是本专利技术半导体结构一实施例的结构示意图；。具体实施方式由
技术介绍
可知，半导体器件的性能有待提高。现结合一种半导体结构的形成方法分析其性能有待提高的原因。半导体器件按照功能区分主要分为核心(Core)器件和周边(I/O)器件(或称为输入/输出器件)。通常情况下，周边器件的工作电压比核心器件的工作电压大的多。为防止电击穿等问题，当器件的工作电压越大时，要求器件的栅介质层的厚度越厚，因此，周边器件的栅介质层的厚度通常大于核心器件的栅介质层的厚度。所以，一种半导体结构的形成方法包括：提供基底，所述基底包括衬底以及位于所述衬底上分立的鳍部，所述衬底包括用于形成核心器件的核心区以及用于形成周边器件的周边区；形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分侧壁表面和部分顶部表面，所述伪栅结构包括栅氧化层以及位于所述栅氧化层上的伪栅电极层；在所述伪栅结构露出的衬底上形成层间介质层，所述层间介质层露出所述伪栅结构顶部；形成所述层间介质层后，去除所述核心区和周边区的伪栅电极层；去除所述伪栅电极层后，形成覆盖所述周边区栅氧化层的光刻胶层；以所述光刻胶层为掩膜，刻蚀去除核心区的栅氧化层；去除所述光刻胶层。其中，去除所述光刻胶层的工艺主要包括：灰化(Asher)和湿法去胶(WetSt本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括核心区和周边区；在所述基底上形成伪栅结构，所述伪栅结构包括栅氧化层以及位于所述栅氧化层上的伪栅电极层；在所述伪栅结构露出的基底上形成层间介质层，所述层间介质层露出所述伪栅结构的顶部；去除所述核心区的伪栅结构，在所述核心区的层间介质层内形成露出所述基底的第一开口；在所述第一开口露出的基底上形成牺牲层；形成所述牺牲层后，去除所述周边区的伪栅电极层，在所述周边区的层间介质层内形成第二开口；形成所述第二开口后，去除所述牺牲层；去除所述牺牲层后，在所述第一开口底部和侧壁、所述第二开口侧壁以及所述第二开口中的栅氧化层上形成高k栅介质层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括核心区和周边区；在所述基底上形成伪栅结构，所述伪栅结构包括栅氧化层以及位于所述栅氧化层上的伪栅电极层；在所述伪栅结构露出的基底上形成层间介质层，所述层间介质层露出所述伪栅结构的顶部；去除所述核心区的伪栅结构，在所述核心区的层间介质层内形成露出所述基底的第一开口；在所述第一开口露出的基底上形成牺牲层；形成所述牺牲层后，去除所述周边区的伪栅电极层，在所述周边区的层间介质层内形成第二开口；形成所述第二开口后，去除所述牺牲层；去除所述牺牲层后，在所述第一开口底部和侧壁、所述第二开口侧壁以及所述第二开口中的栅氧化层上形成高k栅介质层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述核心区的伪栅结构的步骤包括：在所述周边区的伪栅结构上形成第一光刻胶层；以所述第一光刻胶层为掩膜，刻蚀去除所述核心区的伪栅电极层；刻蚀去除所述核心区的伪栅电极层后，去除所述第一光刻胶层；去除所述第一光刻胶层后，去除所述核心区的栅氧化层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述第一光刻胶层的工艺为灰化和湿法去胶相结合的工艺；或者，去除所述第一光刻胶层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺所采用的刻蚀溶液为硫酸和双氧水的混合溶液。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为氧化硅或氮氧化硅。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的厚度为至6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的工艺为为原子层沉积工艺、低温氧化工艺或化学气相沉积工艺。7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的工艺为原子层沉积工艺；所述牺牲层还覆盖所述第一开口侧壁、所述层间介质层顶部、以及所述周边区的伪栅结构顶部。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为氧化硅；去除所述牺牲层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺所采用的刻蚀溶液为氢氟酸溶液。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅氧化层的材料包括氧化硅；形成所述栅氧化层的步骤包括：在所述基底上形成氧化材料层；对所述氧化材料层进行等离子体...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31