集成电路以及其制作方法技术

本发明专利技术公开一种集成电路以及其制作方法。该集成电路包括第一绝缘层、底板、第一图案化介电层、中板、第二图案化介电层与上板。第一图案化介电层设置于底板上。中板设置于第一图案化介电层上。部分的底板、至少部分的第一图案化介电层与至少部分的中板设置于贯穿第一绝缘层的第一沟槽中。底板、第一图案化介电层与中板构成第一金属‑绝缘层‑金属电容器。第二图案化介电层设置于中板上。上板设置于第二图案化介电层上。中板、第二图案化介电层与上板构成第二金属‑绝缘层‑金属电容器，且底板与上板电连接。

Integrated circuit and its fabrication method

The invention discloses an integrated circuit and a manufacturing method thereof. The integrated circuit includes a first insulating layer, a bottom plate, a first patterned dielectric layer, a middle plate, a second patterned dielectric layer and an upper plate. The first patterned dielectric layer is arranged on the bottom plate. The middle plate is arranged on the first patterned dielectric layer. A part of the bottom plate, at least a part of the first patterned dielectric layer and at least a part of the middle plate are arranged in the first groove through the first insulating layer. The bottom plate, the first patterned dielectric layer and the middle plate constitute the first metal insulating layer and the metal capacitor. The second patterned dielectric layer is arranged on the middle plate. The upper plate is arranged on the second patterned dielectric layer. The middle plate, the second patterned dielectric layer and the upper plate constitute the second metal insulating layer and the metal capacitor, and the bottom plate is electrically connected with the upper plate.

【技术实现步骤摘要】
集成电路以及其制作方法
本专利技术涉及一种集成电路以及其制作方法，尤其是涉及一种具有金属-绝缘层-金属(metal-insulator-metal，MIM)电容器的集成电路以及其制作方法。
技术介绍
在现代社会中，由集成电路(integratedcircuit，IC)所构成的微处理系统早已被普遍应用于生活中的各个层面，许多电子设备例如个人电脑、移动电话、家电用品等均有集成电路的应用。随着科技的日益精进以及各种新兴电子产品的持续开发，集成电路在设计上也朝向多元化、精密化、小型化等方向发展。在目前的电子产品中，大多是以各种半导体技术在硅基底上形成电路元件，例如金属氧化物半导体晶体管(metaloxidesemiconductortransistor，MOStransistor)、电容器(capacitor)或电阻器(resistor)等。各种电路元件可彼此电连接而形成复杂的电路系统。一般而言，电容结构可由一上电极、一介电层以及一下电极所构成。传统的电容结构是设置在硅基底以上的金属层间介电层(inter-metaldielectriclayer，IMDlayer)中，且具有「金属-绝缘层-金属(metal-insulator-metal，MIM)」的结构。然而，随着电子产品的功能与效能要求持续增加，集成电路的复杂度与集成度也相对地升高，导致能形成电容结构的空间逐渐缩小，也因此限制了电容值的大小，造成在集成电路设计上的困难。
技术实现思路
本专利技术提供了一种集成电路以及其制作方法，在一沟槽中形成具有底板、第一图案化介电层以及中板所构成的第一金属-绝缘层-金属(metal-insulator-metal，MIM)电容器，并于中板上形成第二图案化介电层与上板而构成第二金属-绝缘层-金属电容器，由此达到提升电容值与电容密度的效果。本专利技术的一实施例提供一种集成电路，包括一第一绝缘层、一底板、一第一图案化介电层、一中板、一第二图案化介电层以及一上板。一第一沟槽贯穿第一绝缘层。底板部分设置于第一绝缘层上且部分设置于第一沟槽中。第一图案化介电层设置于底板上，且至少部分的第一图案化介电层设置于第一沟槽中。中板设置于第一图案化介电层上，且至少部分的中板设置于第一沟槽中。底板、第一图案化介电层以及中板构成一第一金属-绝缘层-金属电容器。第二图案化介电层设置于中板上。上板设置于第二图案化介电层上。中板、第二图案化介电层以及上板构成一第二金属-绝缘层-金属电容器，且底板与上板电连接。本专利技术的一实施例提供一种集成电路的制作方法，包括下列步骤。首先，形成一第一沟槽贯穿一第一绝缘层。形成一底板，底板部分形成于第一绝缘层上且部分形成于第一沟槽中。在底板上形成一第一图案化介电层，且至少部分的第一图案化介电层形成于第一沟槽中。在第一图案化介电层上形成一中板，且至少部分的中板形成于第一沟槽中。底板、第一图案化介电层以及中板形成一第一金属-绝缘层-金属电容器。在中板上形成一第二图案化介电层，且于第二图案化介电层上形成一上板。中板、第二图案化介电层以及上板形成一第二金属-绝缘层-金属电容器，且底板与上板电连接。附图说明图1为本专利技术第一实施例的集成电路的示意图；图2至图7为本专利技术第一实施例的集成电路的制作方法示意图，其中图2为图1之后的状况示意图；图3为图2之后的状况示意图；图4为图3之后的状况示意图；图5为图4之后的状况示意图；图6为图5之后的状况示意图；图7为图6之后的状况示意图。图8为本专利技术第二实施例的集成电路的示意图；图9为本专利技术第三实施例的集成电路的示意图。主要元件符号说明10介电层11导电层11C连接结构20第一绝缘层21第一层22第二层31第一金属层31P底板32第一介电层32P第一图案化介电层33第二金属层33P中板34第二介电层34P第二图案化介电层35第三金属层35P上板41第一掩模层42第二掩模层43第三掩模层50第二绝缘层61阻障层62低电阻材料层91第一图案化制作工艺92第二图案化制作工艺101-103集成电路C1第一金属-绝缘层-金属电容器C2第二金属-绝缘层-金属电容器S1第一连接结构S2第二连接结构S3第三连接结构TR1第一沟槽TR2第二沟槽TR3第三沟槽TR4第四沟槽TR5第五沟槽TR6第六沟槽Z厚度方向具体实施方式请参阅图1。图1所绘示为本专利技术第一实施例的集成电路的示意图。如图1所示，本实施例的集成电路101包括一第一绝缘层20、一底板31P、一第一图案化介电层32P、一中板33P、一第二图案化介电层34P以及一上板35P。一第一沟槽TR1贯穿第一绝缘层20。底板31P部分设置于第一绝缘层20上且部分设置于第一沟槽TR1中。第一图案化介电层32P设置于底板31P上，且至少部分的第一图案化介电层32P设置于第一沟槽TR1中。中板33P设置于第一图案化介电层32P上，且至少部分的中板33P设置于第一沟槽TR1中。底板31P、第一图案化介电层32P以及中板33P构成一第一金属-绝缘层-金属(metal-insulator-metal，MIM)电容器C1。第二图案化介电层34P设置于中板33P上。上板35P设置于第二图案化介电层34P上。中板33P、第二图案化介电层34P以及上板35P构成一第二金属-绝缘层-金属电容器C2，且底板31P与上板35P电连接。在本实施例的集成电路101中，第一金属-绝缘层-金属电容器C1可至少部分设置于第一沟槽TR1中，且底板31P与第一图案化介电层32P可共形地(conformally)形成于第一沟槽TR1的表面上，由此增加于第一金属-绝缘层-金属电容器C1中第一图案化介电层32P被底板31P以及中板33P夹设的面积大小，进而可在有限的空间内达到增加第一金属-绝缘层-金属电容器C1的电容量与电容密度的效果。换句话说，至少部分的第一金属-绝缘层-金属电容器C1可被视为一种3D金属-绝缘层-金属电容结构，但并不以此为限。此外，底板31P与中板33P可分别被视为第一金属-绝缘层-金属电容器C1中的下电极与上电极，而中板33P与上板35P可分别被视为第二金属-绝缘层-金属电容器C2中的下电极与上电极。也就是说，第一金属-绝缘层-金属电容器C1与第二金属-绝缘层-金属电容器C2可共用中板33P而达到结构与制作工艺简化的效果。此外，第一金属-绝缘层-金属电容器C1与第二金属-绝缘层-金属电容器C2可一并进行操作，而由于底板31P与上板35P电连接，故进行操作时底板31P与上板35P所被施加的电位大体上相同。换句话说，第一金属-绝缘层-金属电容器C1与第二金属-绝缘层-金属电容器C2可被视为一体的电容结构，第一金属-绝缘层-金属电容器C1通过至少部分形成于第一沟槽TR中来达到提升电容量的效果，而第二金属-绝缘层-金属电容器C2则可通过于第一金属-绝缘层-金属电容器C1的上电极(也就是中板33P)上形成第二图案化介电层34P与上板35P所构成，由此可达到于有限的空间内更进一步增加电容量与电容密度的效果。在一些实施例中，集成电路101可还包括一导电层11设置于第一绝缘层20之下，第一沟槽TR1可设置于导电层11上，且位于第一沟槽TR1内的底板31P可与导电层11接触而形成电连接，但并不以此为限。此外，导电层本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：第一绝缘层，其中一第一沟槽贯穿该第一绝缘层；底板，部分设置于该第一绝缘层上且部分设置于该第一沟槽中；第一图案化介电层，设置于该底板上，其中至少部分的该第一图案化介电层设置于该第一沟槽中；中板，设置于该第一图案化介电层上，其中至少部分的该中板设置于该第一沟槽中，且该底板、该第一图案化介电层以及该中板构成一第一金属‑绝缘层‑金属(metal‑insulator‑metal，MIM)电容器；第二图案化介电层，设置于该中板上；以及上板，设置于该第二图案化介电层上，其中该中板、该第二图案化介电层以及该上板构成一第二金属‑绝缘层‑金属电容器，且该底板与该上板电连接。

【技术特征摘要】
1.一种集成电路，包括：第一绝缘层，其中一第一沟槽贯穿该第一绝缘层；底板，部分设置于该第一绝缘层上且部分设置于该第一沟槽中；第一图案化介电层，设置于该底板上，其中至少部分的该第一图案化介电层设置于该第一沟槽中；中板，设置于该第一图案化介电层上，其中至少部分的该中板设置于该第一沟槽中，且该底板、该第一图案化介电层以及该中板构成一第一金属-绝缘层-金属(metal-insulator-metal，MIM)电容器；第二图案化介电层，设置于该中板上；以及上板，设置于该第二图案化介电层上，其中该中板、该第二图案化介电层以及该上板构成一第二金属-绝缘层-金属电容器，且该底板与该上板电连接。2.如权利要求1所述的集成电路，其中该上板于该第一绝缘层的一厚度方向上的投影面积小于该中板于该第一绝缘层的该厚度方向上的投影面积。3.如权利要求1所述的集成电路，其中该中板部分设置于该第一绝缘层上且部分设置于该第一沟槽中，且该第二图案化介电层设置于该第一沟槽之外。4.如权利要求1所述的集成电路，还包括：第二沟槽，贯穿该第一绝缘层，其中部分的该底板、部分的该第一图案化介电层以及部分的该中板设置于该第二沟槽中。5.如权利要求1所述的集成电路，其中至少部分的该第二图案化介电层以及至少部分的该上板设置于该第一沟槽中。6.如权利要求1所述的集成电路，还包括：导电层，设置于该第一绝缘层之下，其中该第一沟槽设置于该导电层上，且位于该第一沟槽内的该底板与该导电层电连接。7.如权利要求6所述的集成电路，还包括：第二绝缘层，设置于该第一绝缘层与该上板上；第三沟槽，贯穿该第二绝缘层且暴露出部分的该上板；第四沟槽，贯穿该第二绝缘层以及该第一绝缘层并暴露出部分的该导电层；以及第一连接结构，设置于该第三沟槽以及该第四沟槽中，其中该底板通过该导电层以及该第一连接结构而与该上板电连接。8.如权利要求7所述的集成电路，还包括：第二连接结构，设置于该中板上且与该中板电连接，其中该第二连接结构与该第一连接结构电性分离。9.如权利要求1所述的集成电路，其中该第一沟槽被该底板、该第一图案化介电层以及该中板填满。10.如权利要求1所述的集成电路，其中该第一沟槽被该底板、该第一图案化介电层、该中板、该第二图案化介电层以及该上板填满。11.一种集成电路的制作方法，包括：形成一第一沟槽贯穿一第一绝缘层；形成一底板，该底板部分形成于该第一绝缘层上且部分形成于该第一沟槽中；在该底板上形成一第一图案化介电层，其中至少部分的该第一图案化介电层形成于该第一沟槽中；在该第一图案化介电层上形成一中板，其中至少部分的该中板形成于该第一沟槽中，且该底板、该第一图案化介电层以及该中板形成一第一金属-绝缘层-金属(metal...

【专利技术属性】
技术研发人员：邱久容，林宏展，陈禹钧，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71