半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：形成基底，基底上形成有栅极结构、栅极结构两侧基底内形成有掺杂外延层、基底上形成有覆盖栅极结构顶部的层间介质层；在栅极结构两侧的层间介质层内形成露出掺杂外延层的接触开口；形成接触开口后，形成覆盖掺杂外延层的介质层；对介质层进行修复处理；在修复处理后，在介质层上形成金属层；在形成有金属层的接触开口内形成接触孔插塞。所述修复处理用于对介质层进行致密化处理，并修复介质层中的悬挂键，因此减少所述介质层和掺杂外延层界面处的界面缺陷陷阱，从而改善所形成接触孔插塞与掺杂外延层界面处费米能级钉扎的现象，相应能够降低肖特基势垒高度，进而减小接触电阻。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: forming a base, forming a gate structure on the base, forming a doped epitaxy layer on both sides of the base, forming an interlayer dielectric layer covering the top of the gate structure on the base, forming a contact opening in the interlayer dielectric layer on both sides of the gate structure, forming a contact opening after forming a contact opening, forming a cover doping. The dielectric layer of heteroepitaxy layer; repairing the dielectric layer; forming a metal layer on the dielectric layer after repairing; forming a contact plug in the contact opening where the metal layer is formed. The repair process is used to densify the dielectric layer and repair the hanging bonds in the dielectric layer, thereby reducing the interface defect traps at the interface between the dielectric layer and the doped epitaxy layer, thereby improving the phenomenon of pinning the Fermi level at the interface between the contact hole plug and the doped epitaxy layer, and accordingly reducing the height of Schottky barrier, thereby reducing the contact resistance.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在集成电路制造过程中，形成半导体器件结构后，需要将各半导体器件连接在一起形成电路。随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作常规电路所需要的互连线。为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与半导体器件结构的导通是通过互连结构实现的。互连结构包括互连线和位于接触孔内的接触孔插塞，所述接触孔插塞用于连接半导体器件，所述互连线将不同半导体器件上的插塞连接起来，从而形成电路。随着集成电路工艺节点不断缩小、器件尺寸的减小，接触孔插塞的接触面积越来越小，所述接触孔插塞与半导体器件之间的接触电阻(ContactResistance)随之增大，影响了所形成半导体结构的电学性能。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，以减小接触电阻。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：形成基底，所述基底上形成有栅极结构、所述栅极结构两侧基底内形成有掺杂外延层、所述基底上形成有覆盖所述栅极结构顶部的层间介质层；在所述栅极结构两侧的层间介质层内形成露出所述掺杂外延层的接触开口；形成所述接触开口后，形成覆盖所述掺杂外延层的介质层；对所述介质层进行修复处理；在所述修复处理后，在所述介质层上形成金属层；在形成有所述金属层的接触开口内形成接触孔插塞。可选的，所述介质层的材料为氧化硅、氮氧化硅、氮化硅、氮化锗、氧化锗、氧化钛、氧化钴、氧化镍和氧化铝中的一种或多种。可选的，形成所述介质层的工艺为化学氧化工艺、热氧化工艺、化学气相沉积工艺或原子层沉积工艺。可选的，所述介质层的厚度为至可选的，所述修复处理为退火处理和UV照射处理中的一种或两种。可选的，所述退火处理的工艺为激光退火工艺或尖峰退火工艺。可选的，所述退火处理的工艺为激光退火工艺，所述激光退火工艺的参数包括：退火温度为900摄氏度至1250摄氏度，退火时间为100微秒至3毫秒，工艺压强为一个大气压。可选的，所述UV照射处理的参数包括：采用波长为100纳米至300纳米的紫外线。可选的，所述金属层的材料为Ti、Pt、Ni、Cr、W、Mo、Co和NiPt中的一种或多种。可选的，所述金属层的厚度为至可选的，所述接触开口露出所述掺杂外延的顶部和侧壁。可选的，形成基底的步骤中，所述基底包括衬底、以及位于所述衬底上分立的鳍部。相应的，本专利技术还提供一种半导体结构，包括：基底；栅极结构，位于所述基底上；掺杂外延层，位于所述栅极结构两侧的基底内；介质层，覆盖所述掺杂外延层，所述介质层在形成后经历了修复处理；金属层，位于所述介质层上；层间介质层，位于所述基底上且覆盖所述栅极结构顶部；接触孔插塞，位于所述金属层上且贯穿所述层间介质层。可选的，所述介质层的材料为氧化硅、氮氧化硅、氮化硅、氮化锗、氧化锗、氧化钛、氧化钴、氧化镍和氧化铝中的一种或多种。可选的，所述介质层的厚度为至可选的，所述修复处理为退火处理和UV照射处理中的一种或两种。可选的，所述金属层的材料为Ti、Pt、Ni、Cr、W、Mo、Co和NiPt中的一种或多种。可选的，所述金属层的厚度为至可选的，所述介质层覆盖所述掺杂外延层的顶部和侧壁。可选的，所述基底包括衬底、以及位于所述衬底上分立的鳍部。与现有技术相比，本专利技术的技术方案具有以下优点：形成覆盖所述掺杂外延层的介质层后对介质层进行修复处理，所述修复处理用于修复所述介质层中的悬挂键(DanglingBond)、对所述介质层起到致密化作用，因此能够减少所述介质层和掺杂外延层界面处的界面缺陷陷阱(InterfaceDefectTrap)，从而改善所形成接触孔插塞与掺杂外延层界面处费米能级钉扎(Fermilevelpinning，FLP)的现象，相应能够降低肖特基势垒高度(SchottkyBarrierHeight，SBH)，进而减小接触电阻，有利于提高所形成半导体结构的性能。可选方案中，所述接触开口露出所述掺杂外延层的顶部和侧壁，因此所述介质层覆盖所述掺杂外延层的顶部和侧壁，所述金属层相应包覆所述掺杂外延层，从而增加了所述金属层与所述掺杂外延层的接触面积，进而有利于进一步减小接触电阻。附图说明图1至图7是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，具有接触孔插塞的半导体结构存在接触电阻过大的问题。为了减小接触电阻，通常采用的方法是引入金属硅化物层(Silicide)，使接触孔插塞和掺杂外延层之间形成低欧姆接触。但是，金属硅化物层是由金属层和掺杂外延层相互反应所形成的，随着集成电路工艺节点不断缩小、器件尺寸的减小，形成掺杂外延层的空间越来越小、掺杂外延层的体积越来越小，形成金属硅化物层的工艺相应也越来越难，且容易导致所形成金属硅化物层的质量下降，从而导致所述接触孔插塞与掺杂外延层之间依旧具有较大的接触电阻。传统的金属硅化物层技术已经达到了降低接触电阻的极限。所以，为了突破金属硅化物层技术对减小接触电阻的限制，金属-绝缘体-半导体(Metal-Insulator-Semiconductor，MIS)结构应运而生。其中，掺杂外延层、形成于所述掺杂外延层上的介质层、以及形成于所述介质层上的金属层构成MIS结构，从而可以改变接触孔插塞与掺杂外延层界面处费米能级的位置，降低肖特基势垒高度，进而达到减小接触电阻的目的。但是，在所述掺杂外延层上形成介质层后，所述介质层的质量不佳，因此所述介质层和掺杂外延层界面处的界面缺陷陷阱较多，从而导致改善费米能级钉扎现象问题的效果仍旧不佳，相应的，难以降低肖特基势垒高度，进而导致减小接触电阻的效果不佳。为了解决所述技术问题，本专利技术在形成介质层后对介质层进行修复处理，所述修复处理用于修复所述介质层中的悬挂键、对所述介质层起到致密化作用，因此能够减少所述介质层和掺杂外延层界面处的界面态缺陷，从而减小接触电阻，有利于提高所形成半导体结构的性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图1至图7是本专利技术半导体结构的形成方法一实施例中各步骤对应结构示意图。参考图1，图1是沿垂直于鳍部延伸方向且在掺杂外延层位置处的剖面结构示意图，形成基底(未标示)，所述基底上形成有栅极结构(图未示)、所述栅极结构两侧基底内形成有掺杂外延层120、所述基底上形成有覆盖所述栅极结构顶部的层间介质层102。本实施例中，所形成半导体结构具有鳍式结构，即所形成的器件为鳍式场效应晶体管，因此所述基底包括衬底100、以及位于所述衬底100上分立的鳍部110。在其他实施例中，所形成半导体结构也可以为平面结构，相应的，所述基底为平面衬底。所述衬底100为后续形成半导体结构提供工艺操作平台，所述鳍部110用于提供所形成鳍式场效应晶体管的沟道。本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：形成基底，所述基底上形成有栅极结构、所述栅极结构两侧基底内形成有掺杂外延层、所述基底上形成有覆盖所述栅极结构顶部的层间介质层；在所述栅极结构两侧的层间介质层内形成露出所述掺杂外延层的接触开口；形成所述接触开口后，形成覆盖所述掺杂外延层的介质层；对所述介质层进行修复处理；在所述修复处理后，在所述介质层上形成金属层；在形成有所述金属层的接触开口内形成接触孔插塞。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：形成基底，所述基底上形成有栅极结构、所述栅极结构两侧基底内形成有掺杂外延层、所述基底上形成有覆盖所述栅极结构顶部的层间介质层；在所述栅极结构两侧的层间介质层内形成露出所述掺杂外延层的接触开口；形成所述接触开口后，形成覆盖所述掺杂外延层的介质层；对所述介质层进行修复处理；在所述修复处理后，在所述介质层上形成金属层；在形成有所述金属层的接触开口内形成接触孔插塞。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为氧化硅、氮氧化硅、氮化硅、氮化锗、氧化锗、氧化钛、氧化钴、氧化镍和氧化铝中的一种或多种。3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述介质层的工艺为化学氧化工艺、热氧化工艺、化学气相沉积工艺或原子层沉积工艺。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的厚度为至5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述修复处理为退火处理和UV照射处理中的一种或两种。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述退火处理的工艺为激光退火工艺或尖峰退火工艺。7.如权利要求5或6所述的半导体结构的形成方法，其特征在于，所述退火处理的工艺为激光退火工艺，所述激光退火工艺的参数包括：退火温度为900摄氏度至1250摄氏度，退火时间为100微秒至3毫秒，工艺压强为一个大气压。8.如权利要求5所述的半导体结构的形成方法，其特征在于，所述UV照射处理的参数包括：采用波长为100纳米至300纳米的紫外线。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31