半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供基底，基底包括第一区和第二区，第一区基底上具有第一鳍部和横跨第一鳍部的第一栅极结构，第一栅极结构顶部具有第一掩膜层；在第一鳍部的侧壁和第二基底上形成第一覆盖膜；采用至少一次第一去除工艺步骤去除第一鳍部侧壁上的第一覆盖膜，直至暴露出第一鳍部的侧壁，在第二区基底上形成第一覆盖层，第一去除工艺步骤包括：在第一掩膜层顶部形成第一保护层；形成第一保护层后，去除第一鳍部部分侧壁上的第一覆盖膜；形成第一覆盖层之后，在第一栅极结构两侧的第一鳍部内分别形成第一源漏掺杂区。所述方法能够降低对第一掩膜层损伤，提高对第一栅极结构的保护。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a substrate, which comprises a first zone and a second zone, having a first fin on the first zone base and a first gate structure across the first fin, having a first mask layer on the top of the first grid structure, forming a first cover film on the side wall of the first fin and the second substrate, and adopting at least one first removal process step to remove the film. In addition to the first covering film on the side wall of the first fin until the side wall of the first fin is exposed, the first covering layer is formed on the base of the second zone. The first removing process steps include: forming the first protective layer on the top of the first mask layer; removing the first covering film on the side wall of the first fin part after forming the first protective layer; and forming the first covering layer, on both sides of the first grid structure. The first source-drain doping region is formed in the first fin. The method can reduce the damage to the first mask layer and improve the protection of the first gate structure.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸，以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到纳米级别时，半导体器件的制备收到各种物理极限的限制。当半导体器件的尺寸降到纳米级别时，器件中栅极关键尺寸(gateCD)相应的缩小。随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，同时避免高温处理过程，现有技术提供一种将高K金属栅极替代多晶硅栅极的解决方案。现有的高K/后金属栅的制程工艺过程中，为了提高载流子的迁移率，往往会在源漏掺杂区外延生长应力层，例如在PMOS器件的制造方法中采用压应力材料硅锗，在NMOS器件的制造方法中采用拉应力材料硅锗。然而，形成所述源漏掺杂区时，易造成栅极结构顶部掩膜层的损伤过大。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以降低栅极结构顶部掩膜层的损伤。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区和第二区，所述第一区基底上具有第一鳍部和横跨所述第一鳍部的第一栅极结构，所述第一栅极结构顶部表面具有第一掩膜层；在所述第一鳍部的侧壁和第二区基底上形成第一覆盖膜；采用至少一次第一去除工艺步骤去除第一鳍部侧壁上的第一覆盖膜，直至暴露出第一鳍部的侧壁，在第二基底上形成第一覆盖层，所述第一去除工艺步骤包括：在所述第一掩膜层顶部表面形成第一保护层；形成所述第一保护层之后，去除第一区鳍部部分侧壁上第一覆盖膜；形成第一覆盖层之后，在所述第一栅极结构两侧的第一鳍部内形成分别第一源漏掺杂区。可选的，所述第一掩膜层的厚度为：300埃～1000埃。可选的，所述第一保护层还覆盖第一栅极结构和第一掩膜层的部分侧壁；所述第一保护层的形成步骤包括：在所述第一区基底上、第一栅极结构的侧壁上、以及第一掩膜层和第一鳍部的侧壁和顶部表面形成第一保护膜；去除第一区基底上、以及第一区鳍部侧壁和顶部表面的第一保护膜，直至暴露出第一鳍部的侧壁和顶部表面，形成所述第一保护层；所述第一保护膜为碳氢化合物。可选的，位于第一栅极结构侧壁、以及第一掩膜层的侧壁和顶部表面的所述第一保护膜的厚度为：500埃～2000埃；位于第一区基底、以及第一鳍部侧壁和顶部表面的第一保护膜的去除量为：300埃～1000埃。可选的，所述第一覆盖膜的材料包括：氮化硅；去除第一区基底上的部分第一覆盖膜的工艺包括：各向异性干法刻蚀工艺；所述各向异性干法刻蚀工艺的参数包括：刻蚀气体包括CF4、CHF3、CH2F2、CH3F中的一种或者几种，压强为3毫托～100毫托，功率为100瓦～1500瓦，偏置电压为50伏～700伏。可选的，在去除第一鳍部侧壁上的第一覆盖膜的过程中，所述第一去除工艺步骤的次数为：1次～20次；每次所述第一去除工艺步骤中，第一覆盖膜的去除量为：10埃～50埃。可选的，所述第一去除工艺步骤的次数为两次时，去除第一鳍部侧壁上的第一覆盖膜的步骤包括：进行第一次所述第一去除工艺步骤，在所述第一次第一去除工艺步骤过程中，所形成的第一保护层为第一保护部；第一次第一去除工艺步骤之后，进行第二次第一去除工艺步骤，在所述第二次所述第一去除工艺步骤过程中，所形成的第一保护层为第二保护部，所述第二保护部位于第一保护部上。可选的，所述第二区基底上还具有第二鳍部和横跨第二鳍部的第二栅极结构，所述第二栅极结构顶部具有第二掩膜层；所述半导体结构的形成方法还包括：在第二栅极结构两侧的第二鳍部内形成第二源漏掺杂区。可选的，形成所述第二源漏掺杂区之前，还包括：在所述第二鳍部的侧壁和第一区基底上形成第二覆盖膜。可选的，当所述第二源漏掺杂区在形成第一覆盖膜之前形成时，形成第二覆盖膜之后，还包括：去除第二鳍部侧壁上的所述第二覆盖膜，直至暴露出第二鳍部的侧壁，在所述第一区基底上、第一栅极结构的侧壁、以及第一掩膜层和第一鳍部的侧壁和顶部表面形成第二覆盖层；去除第二鳍部侧壁上的第二覆盖膜的步骤包括至少一次第二去除工艺步骤，所述第二去除工艺步骤包括：在所述第二掩膜层的侧壁和顶部表面形成第二保护层；形成所述第二保护层之后，去除第二鳍部侧壁上的部分第二覆盖膜。可选的，当所述第二源漏掺杂区在形成第一源漏掺杂区之后形成时，所述第二去除工艺步骤还包括：去除第一覆盖层。可选的，所述第二保护层还覆盖第二栅极结构和第二掩膜层的部分侧壁；所述第二保护层的形成步骤包括：在所述第二区基底上、第二栅极结构的侧壁上、以及第二掩膜层和第二鳍部的侧壁和顶部表面和顶部表面形成第二保护膜；去除第二区基底上、以及第二鳍部侧壁和顶部表面的第一保护膜，直至暴露出第二鳍部的侧壁和顶部表面，形成所述第二保护层；所述第二保护膜的材料为碳氢化合物。可选的，位于第二栅极结构侧壁、以及第二掩膜层的侧壁和顶部表面的所述第二保护保护膜的厚度为：500埃～2000埃；位于第二基底、以及第二鳍部侧壁和顶部表面的第二保护膜的去除量为：300埃～1000埃。可选的，所述第二覆盖膜的材料包括：氮化硅；去除第二鳍部侧壁上的部分第二覆盖膜的工艺包括：各向异性干法刻蚀工艺；所述各向异性干法刻蚀工艺的参数包括：刻蚀气体包括CF4、CHF3、CH2F2、CH3F中的一种或者几种，压强为3毫托～100毫托，功率为100瓦～1500瓦，偏置电压为50伏～700伏。可选的，在去除第二鳍部侧壁上的第二覆盖膜的过程中，所述第二去除工艺步骤的次数为：1次～20次；每次第二去除工艺步骤中，第二覆盖膜的去除量为：10埃～50埃。可选的，所述第二去除工艺步骤的次数为两次时，去除第二区基底上的第二覆盖膜的步骤包括：进行第一次所述第二去除工艺步骤，在所述第一次第二去除工艺步骤过程中，所形成的第二保护层为第三保护部；第一次第二去除工艺步骤之后，进行第二次第二去除工艺步骤，在所述第二次所述第二去除工艺步骤过程中，所形成的第二保护层为第四保护部，所述第四保护部位于第三保护部上。可选的，所述第一区用于形成NMOS晶体管，第二区用于形成PMOS晶体管；所述第一源漏掺杂区的形成步骤包括：在所述第一栅极结构两侧的第一鳍部内形成第一源漏开口；在所述第一源漏开口内形成第一外延层；在所述第一外延层内掺入第一掺杂离子；所述第二掺杂区的形成步骤包括：在所述第二栅极结构两侧的第二鳍部内形成第二源漏开口；在所述第二源漏开口内形成第二外延层；在所述第二外延层内掺入第二掺杂离子。可选的，所述第一外延层的材料包括：碳化硅或者硅；第一掺杂离子为N型离子；所述第二外延层的材料包括：硅锗或者硅；所述第二掺杂离子为P型离子。本专利技术还提供一种半导体结构，包括：基底，所述基底包括第一区和第二区，所述第一基底上具有第一鳍部和横跨第一鳍部的栅极结构，所述第一栅极结构顶部表面具有第一掩膜层；位于第一掩膜层顶部表面的第一保护层；分别位于第一栅极结构两侧第一鳍部内的第一源漏掺杂区；位于第二区基底上的第一覆盖层。可选的，所述第一保护层的材料为碳氢化合物。与现有技术相比，本专利技术实施例的技术方案本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区和第二区，所述第一区基底上具有第一鳍部和横跨第一鳍部的第一栅极结构，所述第一栅极结构顶部表面具有第一掩膜层；在所述第一鳍部的侧壁和第二区基底上形成第一覆盖膜；采用至少一次第一去除工艺步骤去除第一鳍部侧壁上的所述第一覆盖膜，直至暴露出第一鳍部的侧壁，在第二区基底上形成第一覆盖层，所述第一去除工艺步骤包括：在所述第一掩膜层顶部形成第一保护层；形成所述第一保护层之后，去除第一鳍部侧壁上部分第一覆盖膜；形成第一覆盖层之后，在所述第一栅极结构两侧的第一鳍部内分别形成第一源漏掺杂区。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区和第二区，所述第一区基底上具有第一鳍部和横跨第一鳍部的第一栅极结构，所述第一栅极结构顶部表面具有第一掩膜层；在所述第一鳍部的侧壁和第二区基底上形成第一覆盖膜；采用至少一次第一去除工艺步骤去除第一鳍部侧壁上的所述第一覆盖膜，直至暴露出第一鳍部的侧壁，在第二区基底上形成第一覆盖层，所述第一去除工艺步骤包括：在所述第一掩膜层顶部形成第一保护层；形成所述第一保护层之后，去除第一鳍部侧壁上部分第一覆盖膜；形成第一覆盖层之后，在所述第一栅极结构两侧的第一鳍部内分别形成第一源漏掺杂区。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的厚度为：300埃～1000埃。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一保护层还覆盖第一栅极结构和第一掩膜层的部分侧壁，所述第一保护层的形成步骤包括：在所述第一区基底上、第一栅极结构的侧壁上、以及第一掩膜层和第一鳍部的侧壁和顶部表面形成第一保护膜；去除第一区基底上、以及第一鳍部侧壁和顶部表面的第一保护膜，直至暴露出第一鳍部的侧壁和顶部表面，形成所述第一保护层；所述第一保护膜的材料为碳氢化合物。4.如权利要求3所述的半导体结构的形成方法，其特征在于，位于第一栅极结构侧壁、以及第一掩膜层的侧壁和顶部表面的所述第一保护膜的厚度为：500埃～2000埃；位于第一区基底、以及第一鳍部侧壁和顶部表面的第一保护膜的厚度为：300埃～1000埃。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一覆盖膜的材料包括：氮化硅；去除第一鳍部侧壁上的部分第一覆盖膜的工艺包括：各向异性干法刻蚀工艺；所述各向异性干法刻蚀工艺的参数包括：刻蚀气体包括CF4、CHF3、CH2F2、CH3F中的一种或者几种，压强为3毫托～100毫托，功率为100瓦～1500瓦，偏置电压为50伏～700伏。6.如权利要求1所述的半导体结构的形成方法，其特征在于，在去除第一鳍部侧壁上第一覆盖膜的过程中，所述第一去除工艺步骤的次数为：1次～20次；每次所述第一去除工艺步骤中，第一覆盖膜的去除量为：10埃～50埃。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一去除工艺步骤的次数为两次时，去除第一鳍部侧壁的第一覆盖膜的步骤包括：进行第一次所述第一去除工艺步骤，在所述第一次第一去除工艺步骤过程中，所形成的第一保护层为第一保护部；第一次第一去除工艺步骤之后，进行第二次第一去除工艺步骤，在所述第二次所述第一去除工艺步骤过程中，所形成的第一保护层为第二保护部，所述第二保护部位于第一保护部上。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二区基底上还具有第二鳍部和横跨第二鳍部的第二栅极结构，所述第二栅极结构顶部具有第二掩膜层；所述半导体结构的形成方法还包括：在第二栅极结构两侧的第二鳍部内形成第二源漏掺杂区。9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述第二源漏掺杂区之前，还包括：在所述第二鳍部的侧壁和第一区基底上形成第二覆盖膜。10.如权利要求9所述的半导体结构的形成方法，其特征在于，当所述第二源漏掺杂区在所述第一覆盖膜之前形成时，形成第二覆盖膜之后，还包括：去除第二鳍部侧壁上的所述第二覆盖膜，直至暴露出第二鳍部的侧壁，在所述第一区基底上、第一栅极结构的侧壁、以及第一掩膜层和第一鳍部的侧壁和顶部表面形成第二覆盖层；去除第二鳍部侧壁上的第...

【专利技术属性】
技术研发人员：张冬平，王智东，潘亚武，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31