半导体装置及其制造方法制造方法及图纸

本发明专利技术公开了一种半导体装置及其制造方法。该方法包括：提供半导体结构，该半导体结构包括：衬底；以及在该衬底上的间隔开的第一鳍片和第二鳍片；在半导体结构上沉积第一层间电介质层；对第一层间电介质层进行部分地第一刻蚀以露出第一鳍片的顶部；在露出第一鳍片的顶部之后，去除该第一鳍片的一部分以形成第一凹槽；在第一凹槽中外延生长第一电极；对第一层间电介质层进行部分地第二刻蚀以露出该第二鳍片的顶部；在露出该第二鳍片的顶部之后，去除第二鳍片的一部分以形成第二凹槽，其中该第二凹槽与该第一凹槽隔离开；以及在第二凹槽中外延生长第二电极。本发明专利技术可以解决现有技术中的不同器件的电极外延体的桥接问题。

Semiconductor Device and Its Manufacturing Method

The invention discloses a semiconductor device and a manufacturing method thereof. The method includes: providing a semiconductor structure comprising: a substrate; a first fin and a second fin spaced on the substrate; depositing a first interlayer dielectric layer on the semiconductor structure; partially etching the first interlayer dielectric layer to expose the top of the first fin; and removing the first fin after exposing the top of the first fin. A part of the second fin is removed to form a second groove after the top of the second fin is exposed, in which the second groove is separated from the first groove and extends in the second groove. Long second electrode. The invention can solve the bridge problem of the electrode epitaxy of different devices in the prior art.

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及半导体
，特别涉及一种半导体装置及其制造方法。
技术介绍
通常在PMOS(P-channelMetalOxideSemiconductor，P型沟道金属氧化物半导体)器件中，SiGe(硅锗)外延体(作为源极和漏极)通过改善空穴迁移率和降低接触电阻从而可以改善PMOS器件的性能。而在NMOS(N-channelMetalOxideSemiconductor，N型沟道金属氧化物半导体)器件中，SiP(磷化硅)外延体(作为源极和漏极)可以通过增加源区或漏区的接触面积来降低接触电阻从而改善NMOS器件性能。但是，如果PMOS和NMOS外延体生长得太大，则这两个器件的外延体有可能产生连接的问题，从而造成连接PMOS器件外延体的电源电压Vdd和连接NMOS器件外延体的电路公共接地端电压Vss有桥接的风险，这将使得电路失效。图1是示意性地示出现有技术中的SRAM(StaticRandomAccessMemory，静态随机存取存储器)的电路布局图。图1中示出了栅极接触件101、有源区(例如源极或漏极)接触件102和有源区103。该SRAM包括6个晶体管，分别是通过门(PassGate，简称为PG)晶体管11和14、下拉(PullDown，简称为PD)晶体管12和15、以及上拉(PullUp，简称为PU)晶体管13和16。其中，通过门晶体管和下拉晶体管是NMOS晶体管器件，它们的有源区接触件连接Vss，上拉晶体管是PMOS晶体管器件，它的有源区接触件连接Vdd。如果PMOS晶体管和NMOS晶体管的源极和漏极(即前面所述的外延体)生长得太大，则PMOS晶体管的源极/漏极与NMOS晶体管的源极/漏极有连接的危险，即Vdd和Vss就有桥接的危险。目前，这些PMOS晶体管和NMOS晶体管可以是FinFET(FinField-EffectTransistor，鳍式场效应晶体管)器件，随着Fin(鳍片)的尺寸逐渐减小，在SiP和SiGe之间的空间变得更小，Vdd至Vss的桥接问题变得更加严重。虽然在目前的制造工艺中，如果SiP和SiGe生长的太大，可能会造成Vdd和Vss的桥接问题，但是，如果减小SiGe外延体的体积，则SiGe对沟道区域的应力将会减小，降低空穴迁移率，并且由于接触面积减小，造成接触电阻也将会增加。如果减小SiP外延体的体积，将会由于接触面积减小而增加接触电阻。然而对于逻辑器件，外延体的体积越大越好。此外，随着器件尺寸的进一步减小，源漏区域的面积变得可能不够大，通常可能造成源极和漏极的外延体融合，这除了可能造成Vdd和Vss的桥接问题之外，还可能使得CESL(Contactetchstoplayer，接触刻蚀停止层)层不能连续地覆盖相邻的两个源极/漏极外延体之间的空隙，所以后续的层间电介质层的空隙填充将可能变成一个问题。例如，如果CESL层或层间电介质层存在空隙，在形成接触件的过程中，在接触孔打开之后，用于形成接触件的钨材料可能会填充到空隙中，导致接触件可能桥接邻近的外延体，因此，对于NMOS器件和PMOS器件，需要体积比较小的源极/漏极外延体，但是另一方面，也需要体积尽可能大的外延体来减小接触电阻，因此，这成为一个亟待解决的矛盾问题。
技术实现思路
本专利技术的专利技术人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。根据本专利技术的第一方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：衬底；以及在所述衬底上的间隔开的第一鳍片和第二鳍片；在所述半导体结构上沉积第一层间电介质层；对所述第一层间电介质层进行部分地第一刻蚀以露出所述第一鳍片的顶部；在露出所述第一鳍片的顶部之后，去除所述第一鳍片的一部分以形成第一凹槽；在所述第一凹槽中外延生长第一电极；对所述第一层间电介质层进行部分地第二刻蚀以露出所述第二鳍片的顶部；在露出所述第二鳍片的顶部之后，去除所述第二鳍片的一部分以形成第二凹槽，其中所述第二凹槽与所述第一凹槽隔离开；以及在所述第二凹槽中外延生长第二电极。在一个实施例中，在外延生长所述第一电极之前，所述方法还包括：对所述第一凹槽进行扩大处理；在所述第一凹槽中外延生长第一电极的步骤包括：在被扩大处理后的第一凹槽中外延生长第一电极；在外延生长所述第二电极之前，所述方法还包括：对所述第二凹槽进行扩大处理；其中，该被扩大处理后的第二凹槽与所述第一电极隔离开；在所述第二凹槽中外延生长第二电极的步骤包括：在被扩大处理后的第二凹槽中外延生长第二电极。在一个实施例中，在提供所述半导体结构的步骤中，所述半导体结构还包括：在所述第一鳍片和所述第二鳍片周围的沟槽；部分地填充所述沟槽的沟槽绝缘物层；以及覆盖在所述第一鳍片、所述第二鳍片和所述沟槽绝缘物层上的隔离覆盖层；其中，第一层间电介质层形成在所述隔离覆盖层上。在一个实施例中，对所述第一层间电介质层进行部分地第一刻蚀以露出所述第一鳍片的顶部的步骤包括：以所述隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层进行部分地第一刻蚀以露出在所述第一鳍片的顶部上的所述隔离覆盖层的一部分；以及去除被露出的在所述第一鳍片的顶部上的所述隔离覆盖层的所述部分以露出所述第一鳍片的顶部；去除所述第一鳍片的一部分以形成第一凹槽的步骤包括：去除所述第一鳍片的一部分和在所述第一鳍片的该被去除部分的侧壁上的所述隔离覆盖层的部分以形成第一凹槽。在一个实施例中，在对所述第一层间电介质层进行部分地第二刻蚀之前，所述方法还包括：在外延生长所述第一电极之后的半导体结构上沉积盖层。在一个实施例中，对所述第一层间电介质层进行部分地第二刻蚀以露出所述第二鳍片的顶部的步骤包括：以所述隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层和所述盖层进行部分地第二刻蚀以露出在所述第二鳍片的顶部上的所述隔离覆盖层的一部分；以及去除被露出的在所述第二鳍片的顶部上的所述隔离覆盖层的所述部分以露出所述第二鳍片的顶部；去除所述第二鳍片的一部分以形成第二凹槽的步骤包括：去除所述第二鳍片的一部分和在所述第二鳍片的该被去除部分的侧壁上的所述隔离覆盖层的部分以形成第二凹槽。在一个实施例中，所述第一鳍片包括：在所述衬底上的第一半导体鳍片和在所述第一半导体鳍片的表面上的第一绝缘物层；所述第二鳍片包括：在所述衬底上的第二半导体鳍片和在所述第二半导体鳍片的表面上的第二绝缘物层；所述第一电极为第一源极或第一漏极；所述第二电极为第二源极或第二漏极。在一个实施例中，所述方法还包括：在外延生长所述第二电极之后的半导体结构上形成第二层间电介质层；对形成所述第二层间电介质层之后的半导体结构执行退火处理；以及对执行所述退火处理之后的半导体结构执行平坦化处理。在上述实施例中，提供了根据本专利技术一个实施例的半导体装置的制造方法。在该制造方法中，在半导体结构上沉积第一层间电介质层，然后刻蚀第一层间电介质层以露出第一鳍片的顶部，并通过去除第一鳍片的一部分得到第一凹槽，在第一凹槽中外延生长第一电极，然后刻蚀第一层间电介质层以露出第二鳍片的顶部，并通过去除第二鳍片的一部分得到第二凹槽，在第二凹槽中外延生长第二电极。这有助于在不牺牲电极(即外延体)体积的情况下，使得两个鳍片上的电极隔离开(即不连接)本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括：衬底；以及在所述衬底上的间隔开的第一鳍片和第二鳍片；在所述半导体结构上沉积第一层间电介质层；对所述第一层间电介质层进行部分地第一刻蚀以露出所述第一鳍片的顶部；在露出所述第一鳍片的顶部之后，去除所述第一鳍片的一部分以形成第一凹槽；在所述第一凹槽中外延生长第一电极；对所述第一层间电介质层进行部分地第二刻蚀以露出所述第二鳍片的顶部；在露出所述第二鳍片的顶部之后，去除所述第二鳍片的一部分以形成第二凹槽，其中所述第二凹槽与所述第一凹槽隔离开；以及在所述第二凹槽中外延生长第二电极。

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括：衬底；以及在所述衬底上的间隔开的第一鳍片和第二鳍片；在所述半导体结构上沉积第一层间电介质层；对所述第一层间电介质层进行部分地第一刻蚀以露出所述第一鳍片的顶部；在露出所述第一鳍片的顶部之后，去除所述第一鳍片的一部分以形成第一凹槽；在所述第一凹槽中外延生长第一电极；对所述第一层间电介质层进行部分地第二刻蚀以露出所述第二鳍片的顶部；在露出所述第二鳍片的顶部之后，去除所述第二鳍片的一部分以形成第二凹槽，其中所述第二凹槽与所述第一凹槽隔离开；以及在所述第二凹槽中外延生长第二电极。2.根据权利要求1所述的方法，其特征在于，在外延生长所述第一电极之前，所述方法还包括：对所述第一凹槽进行扩大处理；在所述第一凹槽中外延生长第一电极的步骤包括：在被扩大处理后的第一凹槽中外延生长第一电极；在外延生长所述第二电极之前，所述方法还包括：对所述第二凹槽进行扩大处理；其中，该被扩大处理后的第二凹槽与所述第一电极隔离开；在所述第二凹槽中外延生长第二电极的步骤包括：在被扩大处理后的第二凹槽中外延生长第二电极。3.根据权利要求1所述的方法，其特征在于，在提供所述半导体结构的步骤中，所述半导体结构还包括：在所述第一鳍片和所述第二鳍片周围的沟槽；部分地填充所述沟槽的沟槽绝缘物层；以及覆盖在所述第一鳍片、所述第二鳍片和所述沟槽绝缘物层上的隔离覆盖层；其中，第一层间电介质层形成在所述隔离覆盖层上。4.根据权利要求3所述的方法，其特征在于，对所述第一层间电介质层进行部分地第一刻蚀以露出所述第一鳍片的顶部的步骤包括：以所述隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层进行部分地第一刻蚀以露出在所述第一鳍片的顶部上的所述隔离覆盖层的一部分；以及去除被露出的在所述第一鳍片的顶部上的所述隔离覆盖层的所述部分以露出所述第一鳍片的顶部；去除所述第一鳍片的一部分以形成第一凹槽的步骤包括：去除所述第一鳍片的一部分和在所述第一鳍片的该被去除部分的侧壁上的所述隔离覆盖层的部分以形成第一凹槽。5.根据权利要求3所述的方法，其特征在于，在对所述第一层间电介质层进行部分地第二刻蚀之前，所述方法还包括：在外延生长所述第一电极之后的半导体结构上沉积盖层。6.根据权利要求5所述的方法，其特征在于，对所述第一层间电介质层进行部分地第二刻蚀以露出所述第二鳍片的顶部的步骤包括：以所述隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层和所述盖层进行部分地第二刻蚀以露出在所述第二鳍片的顶部上的所述隔离覆盖层的一部分；以及去除被露出的在所述第二鳍片的顶部上的所述隔离覆盖层的所述部分以露出所述第二鳍片的顶部；去除所述第二鳍片的一部分以形成第二凹槽的步骤包括：去除所述第二鳍片的一部分和在所述第二鳍片的该被去除部分的侧壁上的所述隔离覆盖层的部分以形成第二凹槽。7.根据权利要求1所述的方法，其特征在于，所述第一鳍片包括：在所述衬底上的第一半导体鳍片和在所述第一半导体鳍片的表面上的第一绝缘物层；所述第二鳍片包括：在所述衬底上的第二半导体鳍片和在所述第二半导体鳍片的表面上的第二绝缘物层；所述第一电极为第一源极或第一漏极；所述第二电极为第二源极或第二漏极。8.根据权利要求1所述的方法，其特征在于，还包括：在外延生长所述第二电极之后的半导体结构上形成第二层间电介质层；对形成所述第二层间电介质层之后的半导体结构执行退火处理；以及对执行所述退火处理之后的半导体结构执行平坦化处理。9.一种半导体装置的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括：衬底；在所述衬底上的间隔开的第一鳍片和第二鳍片；以及在所述第一鳍片上的第一电极；在所述半导体结构上沉积第一层间电介质层；对所述第一层间电介质层进行部分地刻蚀以露出所述第二鳍片的顶部；在露出所述第二鳍片的顶部之后，去除所述第二鳍片的一部分以形成凹槽，其中所述凹槽与所述第一电极隔离开；以及在所述凹槽中外延生长第二电极。10.根据权利要求9所述的方法，其特征在于，在外延生长所述第二电极之前，所述方法还包括：对所述凹槽进行扩大处理，其中，该被扩大处理后的凹槽与所述第一电极隔离开；在所述凹槽中外延生长第二电极的步骤包括：在所述被扩大处理后的凹槽中外延生长第二电极。11.根据权利要求9所述的方法，其特征在于，在提供所述半导体结构的步骤中，所述半导体结构还包括：在所述第一鳍片和所述第二鳍片周围的沟槽；部分地填充所述沟槽的沟槽绝缘物层；以及在所述第一鳍片、所述第二鳍片和所述沟槽绝缘物层的部分上的第一隔离覆盖层；在沉积所述第一层间电介质层之前，所述方法还包括：执行氧化处理以在所述第一电极的表面形成表面绝缘物层；以及在所述沟槽绝缘物层、所述表面绝缘物层、所述第一隔离覆盖层上形成第二隔离覆盖层；其中，所述第一层间电介质层沉积在所述第二隔离覆盖层上。12.根据权利要求11所述的方法，其特征在于，对所述第一层间电介质层进行部分地刻蚀以露出在所述第二鳍片顶部的步骤包括：以所述第二隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层进行部分地刻蚀以露出在所述第二鳍片的顶部之上的所述第二隔离覆盖层的一部分；以及去除被露出的在所述第二鳍片的顶部之上的所述第二隔离覆盖层的部分和所述第一隔离覆盖层的部分以露出所述第二鳍片的顶部；去除所述第二鳍片的一部分以形成凹槽的步骤包括：去除所述第二鳍片的一部分和在所述第二鳍片的该被去除部分的侧壁上的所述第一隔离覆盖层的部分和所述第二隔离覆盖层的部分以形成凹槽。13.根据权利要求12所述的方法，其特征在于，去除所述第二鳍片的一部分和在所述第二鳍片的该被去除部分的侧壁上的所述第一隔离覆盖层的部分和所述第二隔离覆盖层的部分以形成凹槽的步骤包括：去除所述第二鳍片的一部分以露出在所述第二鳍片的该被去除部分的侧壁上的所述第一隔离覆盖层的部分和所述第二隔离...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31