半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括相邻的第一器件区和第二器件区；在基底上形成功能层；在第一器件区的功能层上形成有机掩膜层；至少在有机掩膜层靠近第二器件区一侧的侧壁上形成牺牲层；以有机掩膜层和牺牲层为掩膜，采用湿法刻蚀工艺刻蚀去除第二器件区的功能层；去除有机掩膜层和牺牲层。本发明专利技术至少在有机掩膜层靠近第二器件区一侧的侧壁上形成牺牲层，所述牺牲层能够有效降低所述湿法刻蚀工艺所采用的刻蚀溶液渗入至所述有机掩膜层中的概率，从而降低所述刻蚀溶液经所述有机掩膜层对所述第一器件区的功能层造成刻蚀损耗的概率，进而有利于提高所形成半导体结构的性能。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a substrate, including adjacent first and second device regions; forming a functional layer on the substrate; forming an organic mask layer on the functional layer of the first device region; forming a sacrificial layer at least on the side wall near the second device region; using an organic mask layer and a sacrificial layer as a mask and adopting a wet layer. The functional layer of the second device region is removed by the method of etching, and the organic mask layer and sacrificial layer are removed. At least a sacrificial layer is formed on the side wall of the organic mask layer near the second device area. The sacrificial layer can effectively reduce the probability that the etching solution used in the wet etching process infiltrates into the organic mask layer, thereby reducing the probability that the etching solution will cause the etching loss to the functional layer of the first device area through the organic mask layer, thereby advantageous. In order to improve the performance of the formed semiconductor structure.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因为半导体器件的物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体器件漏电流大的问题。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。然而，引入了高k金属栅的半导体结构中，仍有许多问题亟待解决，其中一个就是功函数的匹配问题，因为功函数将直接影响器件的阈值电压(Vt)和性能。因此功函数必须调整到半导体器件的合适工作范围内。现有技术中，通过在晶体管栅极结构中形成功函数层以实现所述晶体管阈值电压的调节，但是引入功函数层的晶体管依旧存在电学性能不良的问题，从而导致所形成半导体结构性能不良。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底包括相邻的第一器件区和第二器件区；在所述基底上形成功能层；在所述第一器件区的功能层上形成有机掩膜层；至少在所述有机掩膜层靠近所述第二器件区一侧的侧壁上形成牺牲层；以所述有机掩膜层和牺牲层为掩膜，采用湿法刻蚀工艺刻蚀去除所述第二器件区的功能层；去除所述有机掩膜层和牺牲层。相应的，本专利技术还提供一种半导体结构，包括：基底，包括相邻的第一器件区和第二器件区；功能层，位于所述基底上；有机掩膜层，位于所述第一器件区的功能层上；牺牲层，至少位于所述有机掩膜层靠近所述第二器件区一侧的侧壁上。与现有技术相比，本专利技术的技术方案具有以下优点：在第一器件区的功能层上形成有机掩膜层后，至少在所述有机掩膜层靠近所述第二器件区一侧的侧壁上形成牺牲层；在后续采用湿法刻蚀工艺刻蚀去除所述第二器件区的功能层的工艺过程中，所述牺牲侧墙能够有效降低所述湿法刻蚀工艺所采用的刻蚀溶液渗入至所述有机掩膜层中的概率，从而降低所述刻蚀溶液经所述有机掩膜层对所述第一器件区的功能层造成刻蚀损耗的概率，进而有利于提高所形成半导体结构的性能。可选方案中，所述有机掩膜层的厚度为90nm至300nm，与通常所采用的有机掩膜层的厚度相比，通过增加所述有机掩膜层的厚度，以增加所述刻蚀溶液经所述有机掩膜层顶部接触所述第一器件区的功能层的路径长度，从而降低所述刻蚀溶液对所述第一器件区的功能层造成刻蚀损耗的概率。可选方案中，所述功能层为P型功函数层或N型功函数层，通过本专利技术所述技术方案，可以避免对所述第一器件区所形成器件的阈值电压和性能产生不良影响。附图说明图1是一种半导体结构的形成方法对应的结构示意图；图2至图12是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图；图13是本专利技术半导体结构一实施例的结构示意图。具体实施方式由
技术介绍
可知，半导体结构的性能有待提高。现结合一种半导体结构的形成方法，分析其性能不良的原因。参考图1，示出了一种半导体结构的形成方法对应的结构示意图。所述形成方法包括：提供基底(未标示)，所述基底包括衬底10以及位于所述衬底10上分立的鳍部11，所述基底包括相邻的第一器件区I和第二器件区II；形成横跨所述鳍部11的高k栅介质层13，所述高k栅介质层13覆盖所述鳍部11的部分顶部和部分侧壁；在所述高k栅介质层13上形成功函数层14；在所述第一器件区I的功函数层14上形成有机掩膜层20；以所述有机掩膜层20为掩膜，采用湿法刻蚀工艺刻蚀去除所述第二器件区II的功函数层14。以所形成半导体结构为SRAM(SRAM，StaticRandomAccessMemory)为例，当所述功函数层14为P型功函数层材料时，所述第一器件区I为用于形成上拉(PU，PullUp)晶体管的PMOS区，所述第二器件区II为用于形成下拉(PD，PullDown)晶体管和传送门(PG，PassGate)晶体管的NMOS区，所述湿法刻蚀工艺用于去除所述NMOS区的功函数层14，以保留所述PMOS区的功函数层14；当所述功函数层14为N型功函数层材料时，所述第一器件区I为用于形成下拉晶体管和传送门晶体管的NMOS区，所述第二器件区II为用于形成上拉晶体管的PMOS区，所述湿法刻蚀工艺用于去除所述PMOS区的功函数层14，以保留所述NMOS区的功函数层14。由于所述有机掩膜层20为有机材料，例如所述有机掩膜层20可以为光刻胶层，所述有机掩膜层20为多孔材料，因此所述刻蚀溶液容易经所述光刻胶层20的侧壁和顶部渗入所述光刻胶层20中，从而容易对所述光刻胶层20下方的功函数层14造成刻蚀损耗，且对所述第一器件区I中靠近所述第二器件区II一侧的功函数层14(如图1中虚线圈所示)的刻蚀损耗尤为严重，从而容易导致所形成半导体结构的性能下降。为了解决所述技术问题，本专利技术在第一器件区的功能层上形成有机掩膜层后，至少在所述有机掩膜层靠近所述第二器件区一侧的侧壁上形成牺牲层，所述牺牲层能够有效降低刻蚀溶液渗入至所述有机掩膜层中的概率，从而降低所述刻蚀溶液经所述有机掩膜层对所述第一器件区的功能层造成刻蚀损耗的概率，进而有利于提高所形成半导体结构的性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图2至图12是本专利技术半导体结构的形成方法一实施例中各步骤对应结构示意图。参考图2，提供基底(未标示)，所述基底包括相邻的第一器件区I和第二器件区II。本实施例中，所形成半导体结构具有鳍式结构，即所形成的器件为鳍式场效应晶体管，因此所述基底包括衬底100、以及位于所述衬底100上分立的鳍部110。在其他实施例中，所形成半导体结构也可以为平面结构，相应的，所述基底为平面衬底。所述衬底100为后续形成半导体结构提供工艺操作平台，所述鳍部110用于提供所形成鳍式场效应晶体管的沟道。本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述衬底的材料可以是适宜于工艺需要或易于集成的材料。所述鳍部110的材料与所述衬底100的材料相同。本实施例中，所述鳍部110的材料为硅。在其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述鳍部110的顶部尺寸小于底部尺寸，即所述鳍部110的侧壁为斜面。在其他实施例中，所述鳍部的顶部尺寸也可以等于底部尺寸，即所述鳍部的侧壁与所述衬底表面相垂直。本实施例中，所述第一器件区I为用于形成P型器件的PMOS区，所述第二器件区II为用于形成N型器件的NMOS区。在其他实施例中，所述第一器件区为NMOS区，则所述第本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括相邻的第一器件区和第二器件区；在所述基底上形成功能层；在所述第一器件区的功能层上形成有机掩膜层；至少在所述有机掩膜层靠近所述第二器件区一侧的侧壁上形成牺牲层；以所述有机掩膜层和牺牲层为掩膜，采用湿法刻蚀工艺刻蚀去除所述第二器件区的功能层；去除所述有机掩膜层和牺牲层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括相邻的第一器件区和第二器件区；在所述基底上形成功能层；在所述第一器件区的功能层上形成有机掩膜层；至少在所述有机掩膜层靠近所述第二器件区一侧的侧壁上形成牺牲层；以所述有机掩膜层和牺牲层为掩膜，采用湿法刻蚀工艺刻蚀去除所述第二器件区的功能层；去除所述有机掩膜层和牺牲层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为氧化硅、无定形硅、无定形碳或氮化硅。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的厚度为2nm至10nm。4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的工艺为原子层沉积工艺、低温氧化工艺或等离子体增强化学气相沉积工艺。5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤包括：形成保形覆盖所述有机掩膜层和功能层的牺牲膜；刻蚀去除所述有机掩膜层顶部以及所述功能层上的牺牲膜，保留位于所述有机掩膜层侧壁的牺牲膜作为所述牺牲层。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层还覆盖所述有机掩膜层的顶部。7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤包括：形成覆盖所述有机掩膜层和功能层的牺牲膜；在所述有机掩膜层顶部的牺牲膜上形成图形层，所述有机掩膜层顶部和侧壁的牺牲膜在所述基底上的投影，与所述图形层在所述基底上的投影相重合；以所述图形层为掩膜，刻蚀所述牺牲膜，保留位于所述有机掩膜层顶部和侧壁的牺牲膜作为所述牺牲层；去除所述图形层。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述有机掩膜层为光刻胶层、有机介质层、底部抗反射涂层或深紫外光吸收层。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述有机掩膜层的厚度为90nm至300nm。10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一器件区为PMOS区，所述第二器件区为NMOS区，所述功...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31