半导体结构及其制造方法和高k金属栅鳍式场效应晶体管技术

本申请公开了一种半导体结构及其制造方法和高k金属栅鳍式场效应晶体管，涉及半导体制造领域。方法包括：提供衬底结构，衬底结构包括用于形成第一PMOS器件的第一部分和用于形成第二PMOS器件的第二部分；在衬底结构上形成第一P型功函数调节层；在第一P型功函数调节层上形成保护层；对保护层进行图案化，使得第一部分上的第一P型功函数调节层暴露；对暴露的第一部分上的第一P型功函数调节层进行氧化处理；去除保护层；在第一P型功函数调节层上形成第二P型功函数调节层。本申请由于第一部分的第一P型功函数调节层进行了氧化处理，从而能够实现在第一部分与第二部分的金属层厚度相同的情况下，使得第一部分和第二部分的阈值电压不同。

Semiconductor Structure and Its Manufacturing Method and High-k Metal Gate Fin Field Effect Transistor

The present application discloses a semiconductor structure, a manufacturing method thereof and a high k metal gate fin field effect transistor, which relates to the field of semiconductor manufacturing. The method includes: providing a substrate structure, which includes the first part for forming the first PMOS device and the second part for forming the second PMOS device; forming a first P-type power function regulating layer on the substrate structure; forming a protective layer on the first P-type power function regulating layer; patterning the protective layer so as to expose the first P-type power function regulating layer on the first part; The first P-type power function regulating layer on the first part of the exposure is oxidized, the protective layer is removed, and the second P-type power function regulating layer is formed on the first P-type power function regulating layer. In this application, the threshold voltage of the first part and the second part is different because the first P-type power function regulating layer of the first part is oxidized, so that the thickness of the metal layer of the first part and the second part is the same.

【技术实现步骤摘要】
半导体结构及其制造方法和高k金属栅鳍式场效应晶体管
本申请涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法和高k金属栅鳍式场效应晶体管。
技术介绍
对于HKMGFinFET(高k金属栅鳍式场效应晶体管)，如图1所示，110为覆盖层，120为P型功函数金属层，130为N型功函数金属层，140为势垒层。可以通过调整金属栅极的功函数进行来进行阈值电压调整，从而实现多阈值电压。通常可以通过改变金属栅极厚度来调整金属栅极的功函数，例如，调整氮化钛、氮化钽、或者碳化铝钛以及他们的化合物的厚度。对于HKMGFinFET，随着栅极长度的缩小，尤其是P型低阈值器件，金属层厚度改变的空间是有限的。因此，针对金属栅极鳍式场效应晶体管需要新的优化方案。申请内容本申请要解决的一个技术问题是提供一种半导体结构及其制造方法和高k金属栅鳍式场效应晶体管，能够在第一部分和第二部分金属层厚度相同的情况下，实现多阈值电压的半导体结构。根据本申请一方面，提出一种半导体结构的制造方法，包括：提供衬底结构，衬底结构包括用于形成第一PMOS器件的第一部分和用于形成第二PMOS器件的第二部分；在衬底结构上形成第一P型功函数调节层；在第一P型功函数调节层上形成保护层；对保护层进行图案化，使得第一部分上的第一P型功函数调节层暴露；对暴露的第一部分上的第一P型功函数调节层进行氧化处理；去除保护层；在第一P型功函数调节层上形成第二P型功函数调节层。在一个实施例中，衬底结构还包括用于形成第一NMOS器件的第三部分和用于形成第二NMOS器件的第四部分；该制造方法还包括：去除第三部分上的第二P型功函数调节层；在第二P型功函数调节层上以及在第三部分的第一P型功函数调节层上形成第三P型功函数调节层；去除第四部分的第二P型功函数调节层及第三P型功函数调节层。在一个实施例中，该制造方法还包括：在第三P型功函数调节层上以及在第四部分的第一P型功函数调节层上形成N型功函数调节层。在一个实施例中，该制造方法还包括：在N型功函数调节层上形成阻挡层。在一个实施例中，在对保护层进行图案化之前还包括：退火处理。在一个实施例中，衬底结构包括：在衬底上的界面层；在界面层上的高介电常数材料层。在一个实施例中，第一P型功函数调节层、第二P型功函数调节层和第三P型功函数调节层的材料为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；和/或保护层的材料为非晶硅、多晶硅、氮化硅、或氧化硅。在一个实施例中，N型功函数调节层的材料为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或几种。根据本专利技术的另一方面，还提出一种半导体结构，包括：衬底结构，包括用于形成第一PMOS器件的第一部分和用于形成第二PMOS器件的第二部分；在第一部分上的第一P型功函数调节层和在第二部分上的第一P型功函数调节层，其中，第一部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度高于第二部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度；以及在第一部分上的第一P型功函数调节层和第二部分上的第一P型功函数调节层上的第二P型功函数调节层。在一个实施例中，衬底结构还包括用于形成第一NMOS器件的第三部分和用于形成第二NMOS器件的第四部分；半导体结构还包括：在第三部分和第四部分上的第一P型功函数调节层；在第二P型功函数调节层和第三部分上的第一P型功函数调节层上的第三P型功函数调节层。在一个实施例中，该半导体结构还包括：在第三P型功函数调节层上的N型功函数调节层和在第四部分的第一P型功函数调节层上的N型功函数调节层。在一个实施例中，该半导体结构还包括：在N型功函数调节层上的阻挡层。在一个实施例中，衬底结构包括：在衬底上的界面层；在界面层上的高介电常数材料层。在一个实施例中，第一部分上的第一P型功函数调节层和第二部分上的第一P型功函数调节层、第二P型功函数调节层和第三P型功函数调节层的材料为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；和/或保护层的材料为非晶硅、多晶硅、氮化硅、或氧化硅。在一个实施例中，N型功函数调节层的材料为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或几种。根据本专利技术的另一方面，还提出一种高k金属栅鳍式场效应晶体管，包括上述的半导体结构。与相关技术相比，本申请由于第一部分的第一P型功函数调节层进行了氧化处理，使得第一部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度高于第二部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度，从而能够实现在第一分部和第二部分的金属层厚度相同的情况下，使得第一部分和第二部分的阈值电压不同。通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本申请的实施例，并且连同说明书一起用于解释本申请的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本申请，其中：图1为相关技术中HKMGFinFETs的栅极结构示意图。图2为本申请半导体结构的制造方法的一个实施例的流程示意图。图3A为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图3B为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图3C为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图3D为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图3E为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图3F为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图3G为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图4为本申请半导体结构的制造方法的再一个实施例的流程示意图。图5A为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图5B为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图5C为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图5D为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图5E为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图5F为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图5G为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图5H为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图5I为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图5J为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图5K为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图5L为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。图6为相关技术中半导体结构的一个示意图。图7为本申请半导体结构的一个实施例的结构示意图。图8为本申请半导体结构的再一个实施例的结构示意图。具体实施方式现在将参照附图来详细描述本申请的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值本文档来自技高网...

【技术保护点】
1.一种半导体结构的制造方法，其特征在于，包括：提供衬底结构，所述衬底结构包括用于形成第一PMOS器件的第一部分和用于形成第二PMOS器件的第二部分；在所述衬底结构上形成第一P型功函数调节层；在第一P型功函数调节层上形成保护层；对保护层进行图案化，使得所述第一部分上的第一P型功函数调节层暴露；对暴露的所述第一部分上的第一P型功函数调节层进行氧化处理；去除保护层；在第一P型功函数调节层上形成第二P型功函数调节层。

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供衬底结构，所述衬底结构包括用于形成第一PMOS器件的第一部分和用于形成第二PMOS器件的第二部分；在所述衬底结构上形成第一P型功函数调节层；在第一P型功函数调节层上形成保护层；对保护层进行图案化，使得所述第一部分上的第一P型功函数调节层暴露；对暴露的所述第一部分上的第一P型功函数调节层进行氧化处理；去除保护层；在第一P型功函数调节层上形成第二P型功函数调节层。2.根据权利要求1所述的制造方法，其特征在于，所述衬底结构还包括用于形成第一NMOS器件的第三部分和用于形成第二NMOS器件的第四部分；所述制造方法还包括：去除所述第三部分上的第二P型功函数调节层；在第二P型功函数调节层上以及在所述第三部分的第一P型功函数调节层上形成第三P型功函数调节层；去除所述第四部分的第二P型功函数调节层及第三P型功函数调节层。3.根据权利要求2所述的制造方法，其特征在于，还包括：在第三P型功函数调节层上以及在所述第四部分的第一P型功函数调节层上形成N型功函数调节层。4.根据权利要求3所述的制造方法，其特征在于，还包括：在所述N型功函数调节层上形成阻挡层。5.根据权利要求1-4任一所述的制造方法，其特征在于，在对保护层进行图案化之前还包括：退火处理。6.根据权利要求1-4任一所述的制造方法，其特征在于，所述衬底结构包括：在衬底上的界面层；在所述界面层上的高介电常数材料层。7.根据权利要求2所述的制造方法，其特征在于，第一P型功函数调节层、第二P型功函数调节层和第三P型功函数调节层的材料为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；和/或保护层的材料为非晶硅、多晶硅、氮化硅、或氧化硅。8.根据权利要求3所述的制造方法，其特征在于，所述N型功函数调节层的材料为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或几种。9.一种半导体结构，其特征在于，包括：衬...

【专利技术属性】
技术研发人员：贺鑫，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31