时间同步控制方法、装置、系统及计算机可读存储介质制造方法及图纸

本发明专利技术公开了SOE系统的FPGA接收到控制主站的校准信息，对所述校准信息进行提取和解析，获取第二时间信息；根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息；根据所述SOE系统校准信息进行时间同步控制。本方法采用SOE系统的FPGA并行处理的特点并且通过第二时间信息和第二参考信息进行计算得到SOE系统校准信息，达到时钟校准的目的，避免了串行运算造成的时间精准度差的缺点，实现了高实时性同步数据信息的要求。本申请还提供了一种时间同步控制装置、系统和计算机可读存储介质具有上述有益效果。

【技术实现步骤摘要】
时间同步控制方法、装置、系统及计算机可读存储介质
本申请涉及时间控制
，特别涉及时间同步控制方法、装置、系统及计算机可读存储介质。
技术介绍
随着工业化进程的发展，工业自动化在电力监控中对故障的精度定位要求不断提高。时间同步提供一种确定时间发生时间的先后顺序的机制，以保证节点发送和接受消息、控制、事故记录等在时间逻辑上是十分正确、可信的。传统的时间同步方案如NTP(NetworkTimeProtocol，网络时间协议)同步精准较低，对于单域系统来说，主历史站通过校时源进行对时，作为校时服务端，然后下发给域内控制主站，向校时服务端对时，其它控制器作为校时从站，向控制主站对时。SOE(SequenceofEvent，时间顺序)模块向相应的控制器对时；对于多域系统，主历史站向校时源对时，其他域的主历史站向最小号域的主历史站对时。处理器的运算方式为串行方式，对相应工作的开展往往取决于一个周期的工作量，这样就会造成处理器在进行时钟同步的工作时往往没有处于约定的时间节点，而是超前或滞后于时间节点，造成时间误差；NTP校时将时间信息下发给控制主站后再转发给校时从站就会人为引入时间误差，导致事件分辨率降低。因此很难满足高实时性的同步数据信息的要求。因此如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
技术实现思路
有鉴于此，本申请的目的是提供一种时间同步控制方法，具有时间校准的高精确度的特点。本专利技术的另一目的是提供一种包括上述方法的步骤的时间同步控制装置、时间同步控制系统及计算机可读存储介质。为解决上述技术问题，本专利技术提供一种时间同步控制方法，包括：SOE系统的FPGA接收到控制主站的校准信息，其中，所述控制主站的FPGA对从IRIG-B码校时源获取的时间数据进行提取和解析，获取第一时间信息，根据所述第一时间信息和第一参考信息进行计算，得到所述校准信息；对所述校准信息进行提取和解析，获取第二时间信息；根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息；根据所述SOE系统校准信息进行时间同步控制。优选地，对所述校准信息进行提取和解析，获取第二时间信息，包括：从所述校准信息中提取原始第二时间信息，其中，所述原始第二时间数据信息为所述校准信息中进行校时所需的信息；对所述原始第二时间信息进行解析，获取所述第二时间信息。优选地，SOE系统的FPGA接收到控制主站的校准信息，包括：所述SOE系统的FPGA接收到所述控制主站通过IO-BUS利用广播包的方式发送的所述校准信息。优选地，根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息，包括：所述SOE系统的FPGA利用毫秒脉冲在预设时间内计数，得到计数值为N3，所述控制主站发送所述校准信息时的校时偏差值为N4；将所述N3与所述N4进行差值计算得到差数值；根据所述差数值调节所述SOE系统的FPGA的毫秒脉冲计数器的数值，根据所述数值，得到所述SOE系统校准信息。优选地，根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息，包括：所述控制主站下发所述校准信息，所述控制主站向所述SOE系统发送时间戳时，发送时间戳对应值为0；所述SOE系统接收到时间戳时，接收时间戳对应的时间为t；所述SOE系统根据所述发送时间戳、所述接收时间戳及接收误差值，得到所述SOE系统校准信息。本专利技术还提供一种时间同步控制装置，包括：SOE系统信息接收模块，用于SOE系统的FPGA接收到控制主站的校准信息，其中，所述控制主站的FPGA对从IRIG-B码校时源获取的时间数据进行提取和解析，获取第一时间信息，根据所述第一时间信息和第一参考信息进行计算，得到所述校准信息；SOE系统信息获取模块，用于对所述校准信息进行提取和解析，获取第二时间信息；SOE系统信息校准模块，用于根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息；SOE系统信息同步模块，用于根据所述SOE系统校准信息进行时间同步控制。优选地，SOE系统信息获取模块，包括：信息提取单元，用于从所述校准信息中提取原始第二时间信息，其中，所述原始第二时间数据信息为所述校准信息中进行校时所需的信息；信息解析单元，用于对所述原始第二时间信息进行解析，获取所述第二时间信息。优选地，SOE系统信息校准模块，包括：SOE系统校准计算单元，用于所述SOE系统的FPGA利用毫秒脉冲在预设时间内计数，得到计数值为N3，所述控制主站发送所述校准信息时的校时偏差值为N4；将所述N3与所述N4进行差值计算得到差数值；根据所述差数值调节所述SOE系统的FPGA的毫秒脉冲计数器的数值，根据所述数值，得到所述SOE系统校准信息。本专利技术还提供一种时间同步控制系统，包括：控制主站，所述控制主站的FPGA对从IRIG-B码校时源获取的时间数据进行提取和解析，获取第一时间信息，根据所述第一时间信息和第一参考信息进行计算，得到所述校准信息；SOE系统，所述SOE系统的FPGA接收到控制主站的校准信息，对所述校准信息进行提取和解析，获取第二时间信息，根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息，根据所述SOE系统校准信息进行时间同步控制。本专利技术还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述时间同步控制的方法的步骤。本申请提供一种时间同步控制方法，SOE系统的FPGA接收到控制主站的校准信息，其中，控制主站的FPGA对从IRIG-B码校时源获取的时间数据进行提取和解析，获取第一时间信息，根据第一时间信息和第一参考信息进行计算，得到校准信息；对校准信息进行提取和解析，获取第二时间信息；根据第二时间信息和第二参考信息进行计算，得到SOE系统校准信息；根据SOE系统校准信息进行时间同步控制。可知，本专利技术采用SOE系统的FPGA并行处理的特点并且通过第二时间信息和第二参考信息进行计算得到SOE系统校准信息，达到时钟校准的目的，避免了串行运算造成的时间精准度差的缺点，解决了时间同步精准差的问题，实现了高实时性同步数据信息的要求。本申请还提供了时间同步控制装置、时间同步控制系统和计算机可读存储介质具有上述有益效果，在此不再赘述。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术提供的一种时间同步控制方法的过程流程图；图2为本专利技术提供的另一种时间同步控制方法的过程流程图；图3为本专利技术提供的一种时间同步控制装置示意图；图4为本专利技术提供的一种时间同步控制系统示意图。具体实施方式为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。现有技术中采用的NTP校时，但是其校时精准度低，很本文档来自技高网...

【技术保护点】
1.一种时间同步控制方法，其特征在于，包括：SOE系统的FPGA接收到控制主站的校准信息，其中，所述控制主站的FPGA对从IRIG‑B码校时源获取的时间数据进行提取和解析，获取第一时间信息，根据所述第一时间信息和第一参考信息进行计算，得到所述校准信息；对所述校准信息进行提取和解析，获取第二时间信息；根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息；根据所述SOE系统校准信息进行时间同步控制。

【技术特征摘要】
1.一种时间同步控制方法，其特征在于，包括：SOE系统的FPGA接收到控制主站的校准信息，其中，所述控制主站的FPGA对从IRIG-B码校时源获取的时间数据进行提取和解析，获取第一时间信息，根据所述第一时间信息和第一参考信息进行计算，得到所述校准信息；对所述校准信息进行提取和解析，获取第二时间信息；根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息；根据所述SOE系统校准信息进行时间同步控制。2.根据权利要求1所述的时间同步控制方法，其特征在于，对所述校准信息进行提取和解析，获取第二时间信息，包括：从所述校准信息中提取原始第二时间信息，其中，所述原始第二时间数据信息为所述校准信息中进行校时所需的信息；对所述原始第二时间信息进行解析，获取所述第二时间信息。3.根据权利要求1所述的时间同步控制方法，其特征在于，SOE系统的FPGA接收到控制主站的校准信息，包括：所述SOE系统的FPGA接收到所述控制主站通过IO-BUS利用广播包的方式发送的所述校准信息。4.根据权利要求1至3任一项所述的时间同步控制方法，其特征在于，根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息，包括：所述SOE系统的FPGA利用毫秒脉冲在预设时间内计数，得到计数值为N3，所述控制主站发送所述校准信息时的校时偏差值为N4；将所述N3与所述N4进行差值计算得到差数值；根据所述差数值调节所述SOE系统的FPGA的毫秒脉冲计数器的数值，根据所述数值和所述第二时间信息，得到所述SOE系统校准信息。5.根据权利要求1至3任一项所述的时间同步控制方法，其特征在于，根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息，包括：所述控制主站下发所述校准信息，所述控制主站向所述SOE系统发送时间戳时，发送时间戳对应值为0；所述SOE系统接收到时间戳时，接收时间戳对应的时间为t；所述SOE系统根据所述发送时间戳、所述接收时间戳及接收误差值，得到所述SOE系统校准信息。6.一种时间同步控制装置，其特征在于，包括：SOE...

【专利技术属性】
技术研发人员：田璟哲，李航，
申请(专利权)人：杭州和利时自动化有限公司，
类型：发明
国别省市：浙江,33