自适应收发RS485电路制造技术

本发明专利技术涉及一种自适应收发RS485电路，对现有的RS485通讯电路进行改进，数据收发过程中，根据总线和发送端口数据的特征自动调整收发芯片的RE、DE端口电平，从而在规定的时间内切换RS485接口芯片的读写状态，使其与所处理数据的特征相适应，以取得最佳的收发效果。本发明专利技术电路根据收发数据的特征，自动切换接口芯片的收发状态，从而将RS485、RS232与单片机的TTL电平通讯电路统一，实现软硬件的兼容性。

【技术实现步骤摘要】
自适应收发RS485电路
本专利技术涉及一种通讯电路的设计技术，特别涉及一种自适应收发RS485电路。
技术介绍
RS485通讯电路通常采用Maxim公司生产的MAX485接口芯片作为核心，它内部含有一个驱动器和接收器。RO和DI端分别为接收器的输出和驱动器的输入端，并分别与单片机的接收端口RXD和发送端口TXD相连接；MAX485接口芯片的RE和DE端分别为接收和发送的使能端，当RE为逻辑“0”时，器件处于接收状态；当DE为逻辑“1”时，器件处于发送状态。图1为现有常规带隔离的RS485电路图。当R/D端口输出高电平时，光耦U3截止，MAX485芯片的接收器输出使能端RE(图1中2脚)被下拉电阻R4下拉为低电平，MAX485芯片接收器使能，此时，RXD端口的电平信号通过光耦U1与MAX485芯片的接收器输出端RO脚(图1中1脚)保持同步；当R/D端口输出为低电平时，光耦U3导通，MAX485芯片的驱动器输出使能端DE脚(图1中3脚)置为高电平，MAX485芯片的驱动器使能，此时，MAX485芯片的驱动器输入端DI脚(图1中4脚)通过光耦U4与TXD端口的电平保持同步，数据发送至总线。上拉电阻R7和下拉电阻R8用于保证无连接的MAX485芯片处于空闲状态。RS485通讯电路与RS232通讯电路相比，需要占用单片机额外的IO口资源以实现数据收发状态的切换，并且在驱动软件上也需要额外处理RE、DE控制端的逻辑时序。一旦单片机时钟发生调整，将导致RS485控制端的时序改变，不利于驱动程序的移植。
技术实现思路
本专利技术是针对RS485通讯相对RS232通讯需要额外控制逻辑时序的问题，提出了一种自适应收发RS485电路，使用者不再需要考虑RE、DE端口的控制，将使RS485的软硬件开发完全等同于RS232。本专利技术的技术方案为：一种自适应收发RS485电路，两组完全隔离的电源3.3V和VCC-485分别供光耦合器PC817两侧使用，电源3.3V给光耦U1输入端和光耦U3输出端供电，电源VCC-485接光耦U1输出端和光耦U3输入端供电；发送TXD端口接光耦U1输入端，光耦U1输出端分别通过电阻R3和R5接PNP型三极管Q1的发射极和基极，三极管Q1的集电极接MAX485芯片的接收器输出使能端RE和驱动器输出使能端DE脚，三极管Q1的集电极串联电阻R7接地，并与MAX485芯片的驱动器输入端DI脚、MAX485芯片的GND脚连接；接收RXD端口接光耦U3输出端，光耦U3输入端接MAX485芯片的接收器输出端RO脚；MAX485芯片的VCC脚接电源VCC-485；MAX485芯片的接收器正相输入和驱动器正相输出端A脚通过上拉电阻R4接电源VCC-485；MAX485芯片的接收器反相输入和驱动器反相输出端B脚通过下拉电阻R8接地。所述电阻R4和R8取值范围为3.9kΩ～4.7kΩ，使在485总线上的匹配电阻压降大于200mV，以提高总线的抗电磁干扰能力。本专利技术的有益效果在于：本专利技术自适应收发RS485电路，根据收发数据的特征，自动切换接口芯片的收发状态，从而将RS485、RS232与单片机的TTL电平通讯电路统一，实现软硬件的兼容性。附图说明图1为现有常规带隔离的RS485电路图；图2为本专利技术主机通讯电路图；图3为本专利技术接收状态等效电路图；图4为本专利技术发送“0”时等效电路图；图5为本专利技术发送“1”时等效电路图。具体实施方式RS485通讯总线采用呼叫--应答的通讯方式。不管是主机设备还是从机设备，在默认状况下，设置为接收数据状态；当设备需要发送数据且已经取得总线控制权时，转变为发送状态；每当完成发送任务，再立即返回到接收状态，此时会自动交出总线控制权。某节点的通讯电路设计如图2所示。通讯电路是一个完整的严格按照隔离要求的两根线RS485通讯电路，符合工业级产品的设计要求。两组完全隔离的电源(3.3V和VCC-485)分别供光耦合器PC817两侧使用。电源3.3V给光耦U1输入端和光耦U3输出端供电，电源VCC-485接光耦U1输出端和光耦U3输入端供电；发送TXD端口接光耦U1输入端，光耦U1输出端分别通过电阻R3和R5接PNP型三极管Q1的发射极和基极，三极管Q1的集电极接MAX485芯片的接收器输出使能端RE(图2中2脚)和驱动器输出使能端DE脚(图2中3脚)，三极管Q1的集电极串联电阻R7接地，并与MAX485芯片的驱动器输入端DI脚(图2中4脚)、MAX485芯片的GND脚(图2中5脚)连接；接收RXD端口接光耦U3输出端，光耦U3输入端接MAX485芯片的接收器输出端RO脚(图2中1脚)；MAX485芯片的VCC脚(图2中8脚)接电源VCC-485；MAX485芯片的接收器正相输入和驱动器正相输出端A脚(图2中6脚)通过上拉电阻R4接电源VCC-485；MAX485芯片的接收器反相输入和驱动器反相输出端B脚(图2中7脚)通过下拉电阻R8接地。处理器的发送TXD端口和接收RXD端口信号分别经过光耦U1和U3(PC817)隔离变换为二次侧电压信号，实现光耦合器的两侧电路完全隔离。当串行通讯口接收数据时，根据TTL特性，此时发送TXD端口为空闲状态，输出高电平1，光耦U1截止。三极管Q1为PNP型，由于U1的截止，Q1的基极电压被电阻拉高，三级管Q1也处于截止状态。接收数据时的等效电路如图3，接收RXD端口通过光耦U3隔离接MAX485芯片的RO脚。MAX485芯片的DE、RE被下拉电阻R7拉低为0，芯片处于接收使能状态。串行通讯接口的RXD端口电平通过光耦PC817与总线电平“0”或“1”保持同步。该节点处于稳定接收状态。当串行通讯端口TXD发送“0”时，光耦U1导通，三极管Q1的基极被光耦的输出端置为低电平，三极管Q1的基极-发射极压降达到门限值，三极管Q1导通。等效电路如图4。MAX485芯片的DE、RE端口通过Q1的集电极被置高为1，此时，MAX485处于数据发送状态，且内部驱动器的输入端口4号脚接低电平。因此，输出总线上发送“0”。TXD端口发送“1”时，光耦U1截止。三极管Q1为PNP型，由于U1的截止，Q1的基极电压被电阻拉高，三级管Q1也处于截止状态。等效电路如图5。此时，MAX485的DE、RE共同被下拉电阻R7拉低为0，芯片不能发送驱动器4号脚上的数据。但输出总线在上拉电阻R4和下拉电阻R8的共同作用下，A端上拉为高，B端下拉为低，因而总线保持高电平输出状态。虽然MAX485芯片并没有通过驱动器发送数据，但是在电阻R4、R8的共同作用下也达到了发送“1”的效果。R4和R8取值范围为3.9kΩ～4.7kΩ，使在485总线上的匹配电阻压降大于200mV，以提高总线的抗电磁干扰能力。数据收发过程中，根据总线和发送端口数据的特征自动调整收发芯片的RE、DE端口电平，从而在规定的时间内切换RS485接口芯片的读写状态，使其与所处理数据的特征相适应，以取得最佳的收发效果。自适应收发的RS485通讯电路所构筑的集散控制系统中，网络任一时刻只能有一个节点向总线发送数据，其他节点必须处于接收状态。因此，每一个节点默认使MAX485芯片处于接收状态，避免总线竞争。自适应收发电路使用了PNP型三极管控制MAX48本文档来自技高网...

【技术保护点】
1.一种自适应收发RS485电路，其特征在于，两组完全隔离的电源3.3V和VCC‑485分别供光耦合器PC817两侧使用，电源3.3V给光耦U1输入端和光耦U3输出端供电，电源VCC‑485接光耦U1输出端和光耦U3输入端供电；发送TXD端口接光耦U1输入端，光耦U1输出端分别通过电阻R3和R5接PNP型三极管Q1的发射极和基极，三极管Q1的集电极接MAX485芯片的接收器输出使能端RE和驱动器输出使能端DE脚，三极管Q1的集电极串联电阻R7接地，并与MAX485芯片的驱动器输入端DI脚、MAX485芯片的GND脚连接；接收RXD端口接光耦U3输出端，光耦U3输入端接MAX485芯片的接收器输出端RO脚；MAX485芯片的VCC脚接电源VCC‑485；MAX485芯片的接收器正相输入和驱动器正相输出端A脚通过上拉电阻R4接电源VCC‑485；MAX485芯片的接收器反相输入和驱动器反相输出端B脚通过下拉电阻R8接地。

【技术特征摘要】
1.一种自适应收发RS485电路，其特征在于，两组完全隔离的电源3.3V和VCC-485分别供光耦合器PC817两侧使用，电源3.3V给光耦U1输入端和光耦U3输出端供电，电源VCC-485接光耦U1输出端和光耦U3输入端供电；发送TXD端口接光耦U1输入端，光耦U1输出端分别通过电阻R3和R5接PNP型三极管Q1的发射极和基极，三极管Q1的集电极接MAX485芯片的接收器输出使能端RE和驱动器输出使能端DE脚，三极管Q1的集电极串联电阻R7接地，并与MAX485芯片的驱动器输入端DI脚、MAX485...

【专利技术属性】
技术研发人员：丁卯，梁凇，陆震，张云，张杰，郑文娟，
申请(专利权)人：中国船舶重工集团公司第七零四研究所，
类型：发明
国别省市：上海,31