一种栅驱动电路过流保护系统技术方案

本发明专利技术公开一种栅驱动电路过流保护系统，属于电源管理技术领域，包括输出功率管控制逻辑电路，当系统单次过流状态满足设定条件时对后续驱动逻辑进行关闭操作；OCP_FLAG控制逻辑电路，在系统发生过流时，通过OCP_FLAG的逻辑高低来向后续电路表明系统是否发生过流。本发明专利技术的保护系统需要3μs的延时以确认系统完全进入过流状态，避免因开关切换或外围扰动使得过流保护误触发影响电路正常工作；每次确认过流后，系统会被强制关闭30μs，然后过流保护逻辑被屏蔽3μs，系统恢复工作。降低了系统过流以后的开关频率，避免系统因过流后频繁的开关而损坏；过流标志位OCP_FLAG的控制逻辑与输出功率管的控制逻辑相互独立，可在不影响电路正常工作的状态下显示电路输出电流是否异常。

An Overcurrent Protection System for Gate Drive Circuit

The invention discloses a gate drive circuit overcurrent protection system, which belongs to the technical field of power management, including output power tube control logic circuit, which closes the following drive logic when the single overcurrent state of the system satisfies the set conditions; OCP_FLAG control logic circuit, when the system overcurrent occurs, indicates to the following circuit whether the system occurs or not through the logic level of OCP_FLAG. Overcurrent. The protection system of the present invention needs a delay of 3 mu s to confirm that the system has completely entered the over-current state, so as to avoid mistriggering of the over-current protection due to switch-over or peripheral disturbance affecting the normal operation of the circuit; after each confirmation of the over-current, the system will be forced to close 30 mu s, and then the over-current protection logic will be shielded by 3 mu s, and the system will resume work. It reduces the switching frequency of the system after overcurrent and avoids the damage of the system due to frequent switching after overcurrent. The control logic of OCP_FLAG and the control logic of the output power transistor are independent, which can show whether the output current of the circuit is abnormal without affecting the normal operation of the circuit.

【技术实现步骤摘要】
一种栅驱动电路过流保护系统
本专利技术涉及电源管理
，特别涉及一种栅驱动电路过流保护系统。
技术介绍
随着IC设计的进步，功率MOS器件作为压控而非电流驱动器件，因其出色的频率开关特性被广泛应用于各种通信和移动电子设备。但受限于器件特性，功率MOS无法长时间承受过大电流。如果芯片不能及时处理因异常工作状态导致的输出电流超过设定值的情况，那么功率MOS内会发生能量聚集，使得栅驱动芯片本身以及后级电路都发生损坏，最终整体系统发生崩溃。因此需设计一种在不影响电路正常工作的情况下，能有效监测输出电流过大并及时做出相应动作来保护栅驱动芯片的电路。
技术实现思路
本专利技术的目的在于提供一种栅驱动电路过流保护系统，以解决目前因异常工作状态导致输出电流超过设定值，从而损坏电路的问题。为解决上述技术问题，本专利技术提供一种栅驱动电路过流保护系统，包括：输出功率管控制逻辑电路，当系统单次过流状态满足设定条件时对后续驱动逻辑进行关闭操作；OCP_FLAG控制逻辑电路，在系统发生过流时，通过OCP_FLAG的逻辑高低来向后续电路表明系统是否发生过流。可选的，所述输出功率管控制逻辑电路包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第一或非门NOR1、第一与非门NAND1、第二与非门NAND2、第三与非门NAND3、第四与非门NAND4、第五与非门NAND5、第六与非门NAND6、第七与非门NAND7、第八与非门NAND8、第一计时器3μsCounter和第二计时器30μsCounter；其中，所述第一反相器INV1的输入端接PWM时钟信号，其输出端同时接第一计时器3μsCounter和第二计时器30μsCounter的时钟端口；所述第一计时器3μsCounter的输出端接第二反相器INV2的输入端，所述第二反相器INV2的输出端接第一与非门NAND1的第一输入端；所述第二计时器30μsCounter的输出端接第三反相器INV3的输入端，所述第三反相器INV3的输出端接第一或非门NOR1的第一输入端，其第二输入端接异常复位端abnormal_state，所述第一或非门NOR1的输出端同时接所述第一与非门NAND1的第二输入端、第三与非门NAND3的第二输入端和第四与非门NAND4的第一输入端；所述第一与非门NAND1的输出端接第二与非门NAND2的第一输入端，所述第二与非门NAND2的输出端接所述第三与非门NAND3的第一输入端，所述第三与非门NAND3的输出端同时接所述第二与非门NAND2的第二输入端、第四与非门NAND4的第二输入端和第五反相器INV5的输入端；所述第五反相器INV5的输出端同时接第六与非门NAND6的第二输入端和第八与非门NAND8的第二输入端；所述第四与非门NAND4的输出端同时接第四反相器INV4的输入端和第五与非门NAND5的第一输入端，所述第四反相器INV4的输出端接所述第一计时器3μsCounter的使能端口；所述第五与非门NAND5的输出端接第六反相器INV6的输入端，所述第六反相器INV6的输出端接第六与非门NAND6的第一输入端，所述第六与非门NAND6的输出端接第七与非门NAND7的第一输入端，第七与非门NAND7的输出端同时接第二计时器30μsCounter的使能端口和第八与非门NAND8的第一输入端，所述第八与非门NAND8的输出端同时接所述第七与非门NAND7的第二输入端和OCP_logic端口。可选的，所述OCP_FLAG控制逻辑电路包括第一PMOS管PMOS1、第一NMOS管NMOS1、第二NMOS管NMOS2、第七反相器INV7、第八反相器INV8、第九反相器INV9、第三计时器300μsCounter、第二或非门NOR2、第三或非门NOR3、第一电容C1、第一电阻R1、第一电流源I1和第二电流源I2；其中，第一PMOS管PMOS1的栅端接OCP_Comparator_out端口，源端接VDD，漏端接第一电容C1的上极板和第一电流源I1的正端，所述第一电流源I1的负端和所述第一电容C1的下极板均接地；第一NMOS管NMOS1的栅极接第一电容C1的上极板，源端接GND，漏端同时接第七反相器INV7的输入端、第二或非门NOR2的第一输入端和第二电流源I2的负端，所述第二电流源I2的正端接VDD；第七反相器INV7的输出端接第三计时器300μsCounter的使能端；所述第三计时器300μsCounter的输出端接第八反相器INV8的输入端，所述第八反相器INV8的输出端接第三或非门NOR3的第二输入端；所述第三或非门NOR3的输出端接第二或非门NOR2的第二输入端，所述第二或非门NOR2的输出端同时接第三或非门NOR3的第一输入端和第九反相器INV9的输入端；所述第九反相器INV9的输出端接第二NMOS管NMOS2的栅端，所述第二NMOS管NMOS2的源端接地，漏端接OCP_FLAG端口和第一电阻R1的一端，所述第一电阻R1的另一端接VDD。可选的，所述第三计时器300μsCounter的时钟端口接所述第一反相器INV1的输出端；所述第二电流源I2的负端接第五与非门NAND5的第二输入端。可选的，所有与非门均为双输入与非门。可选的，所有或非门均为双输入或非门。在本专利技术中提供了一种栅驱动电路过流保护系统，包括输出功率管控制逻辑电路，当系统单次过流状态满足设定条件时对后续驱动逻辑进行关闭操作；OCP_FLAG控制逻辑电路，在系统发生过流时，通过OCP_FLAG的逻辑高低来向后续电路表明系统是否发生过流。本专利技术具有以下有益效果：1、需要3μs的延时以确认系统完全进入过流状态，避免因开关切换或外围扰动使得过流保护误触发影响电路正常工作；2、每次确认过流后，系统会被强制关闭30μs，然后过流保护逻辑被屏蔽3μs，系统恢复工作。降低了系统过流以后的开关频率，避免系统因过流后频繁的开关而损坏；3、过流标志位OCP_FLAG的控制逻辑与输出功率管的控制逻辑相互独立，可在不影响电路正常工作的状态下显示电路输出电流是否异常。附图说明图1是过流保护系统的工作流程示意图；图2是本专利技术提供的栅驱动电路过流保护系统的电路结构示意图；图3是过流保护系统对OCP_FLAG的控制时序图；图4是数字控制逻辑初始复位时序图；图5是当过流持续时间小于30μs时，控制逻辑的时序图；图6是当过流持续时间大于30μs时，控制逻辑的时序图。具体实施方式以下结合附图和具体实施例对本专利技术提出的一种栅驱动电路过流保护系统作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。实施例一本专利技术提供了一种栅驱动电路过流保护系统，包括输出功率管控制逻辑电路和OCP_FLAG控制逻辑电路，所述栅驱动电路过流保护系统的工作流程如图1所示。第一次发生过流时首先确认过流时间是否大于3μs，如果时间不满足要求则功率管保持开启，OCP_FLAG保持为高，过流保护不动作；如果过流时间大于3μs，则OCP_FLAG变低，代表系统发生过流；同时300μsCou本文档来自技高网...

【技术保护点】
1.一种栅驱动电路过流保护系统，其特征在于，包括：输出功率管控制逻辑电路，当系统单次过流状态满足设定条件时对后续驱动逻辑进行关闭操作；OCP_FLAG控制逻辑电路，在系统发生过流时，通过OCP_FLAG的逻辑高低来向后续电路表明系统是否发生过流。

【技术特征摘要】
1.一种栅驱动电路过流保护系统，其特征在于，包括：输出功率管控制逻辑电路，当系统单次过流状态满足设定条件时对后续驱动逻辑进行关闭操作；OCP_FLAG控制逻辑电路，在系统发生过流时，通过OCP_FLAG的逻辑高低来向后续电路表明系统是否发生过流。2.如权利要求1所述的栅驱动电路过流保护系统，其特征在于，所述输出功率管控制逻辑电路包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第一或非门NOR1、第一与非门NAND1、第二与非门NAND2、第三与非门NAND3、第四与非门NAND4、第五与非门NAND5、第六与非门NAND6、第七与非门NAND7、第八与非门NAND8、第一计时器3μsCounter和第二计时器30μsCounter；其中，所述第一反相器INV1的输入端接PWM时钟信号，其输出端同时接第一计时器3μsCounter和第二计时器30μsCounter的时钟端口；所述第一计时器3μsCounter的输出端接第二反相器INV2的输入端，所述第二反相器INV2的输出端接第一与非门NAND1的第一输入端；所述第二计时器30μsCounter的输出端接第三反相器INV3的输入端，所述第三反相器INV3的输出端接第一或非门NOR1的第一输入端，其第二输入端接异常复位端abnormal_state，所述第一或非门NOR1的输出端同时接所述第一与非门NAND1的第二输入端、第三与非门NAND3的第二输入端和第四与非门NAND4的第一输入端；所述第一与非门NAND1的输出端接第二与非门NAND2的第一输入端，所述第二与非门NAND2的输出端接所述第三与非门NAND3的第一输入端，所述第三与非门NAND3的输出端同时接所述第二与非门NAND2的第二输入端、第四与非门NAND4的第二输入端和第五反相器INV5的输入端；所述第五反相器INV5的输出端同时接第六与非门NAND6的第二输入端和第八与非门NAND8的第二输入端；所述第四与非门NAND4的输出端同时接第四反相器INV4的输入端和第五与非门NAND5的第一输入端，所述第四反相器INV4的输出端接所述第一计时器3μsCounter的使能端口；所述第五与非门NAND5的输出端接第六反相器INV6的输入端，所述第六反相器INV6的输出端接第六与非门N...

【专利技术属性】
技术研发人员：奚冬杰，罗永波，宣志斌，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏,32