时钟占空比的测试电路制造技术

本发明专利技术公开了一种时钟占空比的测试电路：占空比‑电压转换电路，对输入的待测时钟信号CKT进行转换，生成待测时钟占空比积分电压VCT，对参考占空比时钟信号CKR进行转换，生成参考占空比积分电压VCR；模拟电压比较器对输入的电压VCT和VCR进行比较，并输出比较结果CMPO；测试控制逻辑电路，根据输入的比较结果CMPO，调整测试控制逻辑电路内的占空比控制寄存器的值，完成占空比测试。本发明专利技术能够对高频时钟信号的占空比进行准确测试。

Test Circuit of Clock Duty Ratio

The invention discloses a clock duty cycle test circuit: duty cycle voltage conversion circuit, which converts the input clock signal CKT, generates the clock duty cycle integral voltage VCT, converts the reference duty cycle clock signal CKR, generates the reference duty cycle integral voltage VCR; analog voltage comparator compares the input voltage VCT and VCR, and outputs the comparison. Results CMPO; Test control logic circuit, according to the input comparison results CMPO, adjust the duty ratio control register value in test control logic circuit, complete duty ratio test. The invention can accurately test the duty cycle of high frequency clock signal.

【技术实现步骤摘要】
时钟占空比的测试电路
本专利技术涉及半导体集成电路领域，特别是涉及一种时钟占空比的测试电路。
技术介绍
嵌入系统中振荡器输出的时钟信号的占空比是一个重要指标。利用I/O(输入/输出)直接输出几十兆赫兹的高频时钟，利用测试机对高频时钟信号的占空比进行测试是不太可行的。因为I/O的输出速度有限制，输出信号经过I/O后会引入误差，另外，这种测试方法对测试机的要求也比较高。
技术实现思路
本专利技术要解决的技术问题是提供一种时钟占空比的测试电路，能够对高频时钟信号的占空比进行准确测试。为解决上述技术问题，本专利技术的时钟占空比的测试电路，包括：占空比-电压转换电路、模拟电压比较器和测试控制逻辑电路；所述占空比-电压转换电路，对输入的待测时钟的输出信号CKT进行转换，生成待测时钟占空比积分电压VCT；所述测试控制逻辑电路，根据占空比控制寄存器的值生成参考占空比时钟信号CKR；所述占空比-电压转换电路，对参考占空比时钟信号CKR进行转换，生成参考时钟占空比积分电压VCR。所述模拟电压比较器对输入的电压VCT和电压VCR进行比较，并输出比较结果CMPO。所述测试控制逻辑电路，根据输入的比较结果CMPO，调整测试控制逻辑电路内的占空比控制寄存器的值，完成占空比测试；所述占空比控制寄存器为N比特位，N为正整数。采用本专利技术的时钟占空比的测试电路，利用内建测试电路，自动完成时钟占空比测量，并数字化后输出。本专利技术降低了芯片内高频时钟通过I/O输出后再测试对I/O输出速度的苛刻需求，避免了I/O引入的测量误差而提高了测量精度，降低了对外部测量设备的要求，从而实现了对高频时钟信号的占空比进行准确、低成本的测量。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是时钟占空比的测试电路一实施例原理图；图2是时钟占空比的测试流程图。具体实施方式参见图1所示，所述时钟占空比的测试电路，在下面的实施例中，包括：占空比-电压转换电路、模拟电压比较器和测试控制逻辑电路。所述占空比-电压转换电路，对输入的待测时钟信号CKT进行转换，生成待测时钟占空比积分电压信号VCT。待测时钟信号CKT同时驱动测试控制逻辑电路，测试控制逻辑电路，根据占空比控制寄存器的值生成参考占空比时钟信号CKR，所述占空比-电压转换电路，对参考占空比时钟信号CKR进行转换，生成参考时钟占空比积分电压信号VCR。所述模拟电压比较器对输入的电压信号VCT和电压信号VCR进行比较，并输出比较结果信号CMPO。所述测试控制逻辑电路，根据输入的比较结果信号CMPO，调整测试控制逻辑电路内的占空比控制寄存器的值，完成占空比测试。所述占空比控制寄存器为N比特，N为正整数。结合图2所示，所述测试控制逻辑电路进行占空比测试的具体过程如下：初始化测试控制逻辑电路内的占空比控制寄存器的值，使其全部为“0”，设置占空比控制寄存器位次计数器(以下简称为计数器)的值为N。从最高位到最低位设置占空比控制寄存器的值，如果模拟电压比较器的输出CMPO的值为高，则设置当前位次(用变量m表示位次，即第m位)的占空比控制寄存器为“0”，否则设置为“1”。判断所述占空比控制寄存器各位是否全部完成设置，即所述计数器的计数值是否为“0”，如果未全部完成占空比控制寄存器的设置，则将所述计数器的值减1，然后继续检查模拟电压比较器的输出CMPO的值，并进行设置。如果全部完成占空比控制寄存器的设置，即计数器的计数值等于“0”，则测试完成，得到占空比数字化测量值。所述占空比-电压转换电路，包括：PMOS晶体管PM1、PM2，NMOS晶体管NM1、NM2，电阻R1、R2，电容C1、C2。PMOS晶体管PM1的源极和PMOS晶体管PM2的源极与电源电压VDD端相连接，PMOS晶体管PM1的漏极和NMOS晶体管NM1的漏极及电阻R1的一端相连接，电阻R1的另一端与电容C1的一端相连接，该连接的节点作为电压信号VCT的输出端，NMOS晶体管NM1的源极和电容C1的另一端接地GND。PMOS晶体管PM1的栅极和NMOS晶体管NM1的栅极输入待测时钟信号CKT。PMOS晶体管PM2的漏极和NMOS晶体管NM2的漏极及电阻R2的一端相连接，电阻R2的另一端与电容C2的一端相连接，该连接的节点作为电压信号VCR的输出端，NMOS晶体管NM2的源极和电容C2的另一端接地GND。PMOS晶体管PM2的栅极和NMOS晶体管NM2的栅极输入参考占空比时钟信号CKR。以上通过具体实施方式对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种时钟占空比的测试电路，其特征在于，包括：占空比‑电压转换电路、模拟电压比较器和测试控制逻辑电路；所述占空比‑电压转换电路，对输入的待测时钟信号CKT进行转换，生成待测时钟占空比积分电压信号VCT；所述测试控制逻辑电路，在待测时钟的驱动下，根据占空比控制寄存器的值生成参考占空比时钟信号CKR；所述占空比‑电压转换电路，对参考占空比时钟信号CKR进行转换，生成参考时钟占空比积分电压信号VCR；所述模拟电压比较器，对输入的电压信号VCT和VCR进行比较，并输出比较结果CMPO；所述测试控制逻辑电路，根据输入的比较结果CMPO，调整测试控制逻辑电路内的所述占空比控制寄存器的值，完成占空比测试；所述占空比控制寄存器为N比特位，N为正整数。

【技术特征摘要】
1.一种时钟占空比的测试电路，其特征在于，包括：占空比-电压转换电路、模拟电压比较器和测试控制逻辑电路；所述占空比-电压转换电路，对输入的待测时钟信号CKT进行转换，生成待测时钟占空比积分电压信号VCT；所述测试控制逻辑电路，在待测时钟的驱动下，根据占空比控制寄存器的值生成参考占空比时钟信号CKR；所述占空比-电压转换电路，对参考占空比时钟信号CKR进行转换，生成参考时钟占空比积分电压信号VCR；所述模拟电压比较器，对输入的电压信号VCT和VCR进行比较，并输出比较结果CMPO；所述测试控制逻辑电路，根据输入的比较结果CMPO，调整测试控制逻辑电路内的所述占空比控制寄存器的值，完成占空比测试；所述占空比控制寄存器为N比特位，N为正整数。2.如权利要求1所述的测试电路，其特征在于：所述占空比-电压转换电路，包括：两个PMOS晶体管，两个NMOS晶体管，两个电阻，两个电容；第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源电压VDD端相连接，第一PMOS晶体管的漏极和第一NMOS晶体管的漏极及第一电阻的一端相连接，第一电阻的另一端与第一电容的一端相连接，该连接的节点作为电压信号VCT的输出端，第一NMOS晶体...

【专利技术属性】
技术研发人员：赵锋，邵博闻，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31