环形振荡器制造技术

本发明专利技术公开了一种环形振荡器，包括：三个PMOS晶体管，三个NMOS晶体管，一电阻，三个反相器；所述三个PMOS晶体管，三个NMOS晶体管形成反馈系统，节点VRES＝VRING，环形振荡器作为开关电容，R＝1/(F*C)，F是频率，C是振荡器所有电容，“*”表示乘号。本发明专利技术能够减小振荡频率f随电压、温度变化，使振荡频率更稳定。

Ring oscillator

The invention discloses a ring oscillator, which comprises three PMOS transistors, three NMOS transistors, one resistor and three inverters. The three PMOS transistors, three NMOS transistors form a feedback system, the node VRES=VRING, the ring oscillator as a switching capacitor, R=1/(F*C), F is the frequency, C is all the capacitors of the oscillator, and \*\ represents a multiplier. The invention can reduce the variation of oscillation frequency f with voltage and temperature, and make the oscillation frequency more stable.

【技术实现步骤摘要】
环形振荡器
本专利技术涉及半导体集成电路领域，特别是涉及一种环形振荡器。
技术介绍
环形振荡器在微控制器(MCU)等产品中可以作为系统时钟。现有的传统环形振荡器，通常由首尾相连的N个反向器组成，其中，N为奇数，每一个反向器延时为td，振荡频率f＝1/(2*N*td)。图1所示是一种现有的传统环形振荡器，由三个首尾相连的反向器组成。这种传统环形振荡器存在的缺点是，振荡频率f随电压、温度变化大，不稳定。
技术实现思路
本专利技术要解决的技术问题是提供一种环形振荡器，能够减小振荡频率f随电压、温度的变化，使振荡频率更稳定。为解决上述技术问题，本专利技术的环形振荡器，包括：三个PMOS晶体管，三个NMOS晶体管，一电阻，三个反相器；第一PMOS晶体管～第三PMOS晶体管的源极与电源电压VDD端相连接，第一PMOS晶体管的漏极与第一NMOS晶体管的栅极和漏极、第二NMOS晶体管的栅极和第三NMOS晶体管的栅极相连接，其连接的节点记为NBIAS；第二PMOS晶体管的栅极和漏极与第三PMOS晶体管的栅极和第二NMOS晶体管的漏极相连接，其连接的节点记为PBIAS；第一PMOS晶体管的栅极与第三PMOS晶体管的漏极和第三NMOS晶体管的漏极相连接，其连接的节点记为PB2；第一NMOS晶体管的源极与三个反相器的电源输入端相连接，其连接的节点记为VRING，三个反相器的地端接地；第二NMOS晶体管的源极与第三NMOS晶体管的源极和第一电阻的一端相连接，其连接的节点记为VRES，第一电阻的另一端接地；三个反相器首尾依次相连接。采用本专利技术的环形振荡器，振荡频率随电压、温度变化小，更稳定。图3是仿真结果，表示电源电压与频率的关系。仿真结果表明频率的电压系数非常小，即频率随电压变化不大，达到了基本不随电压变化的效果。其中E6表示10的6次方。图4是仿真结果，表示温度与频率的关系。仿真结果表明频率的温度系数非常小，即频率随温度变化不大，达到了基本不随温度变化的效果。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是现有的传统环形振荡器原理图；图2是改进的环形振荡器一实施例原理图；图3是仿真结果图(一)；图4是仿真结果图(二)。具体实施方式结合图2所示，改进的环形振荡器在下面的实施例中，包括：三个PMOS晶体管MP1～MP3，三个NMOS晶体管MN1～MN3，一个电阻R1，三个反相器INV1～INV3。PMOS晶体管MP1～MP3的源极与电源电压VDD端相连接，PMOS晶体管MP1的漏极与NMOS晶体管MN1的栅极和漏极、NMOS晶体管MN2的栅极和NMOS晶体管MN3的栅极相连接，其连接的节点记为NBIAS。PMOS晶体管MP2的栅极和漏极与PMOS晶体管MP3的栅极和NMOS晶体管MN2的漏极相连接，其连接的节点记为PBIAS。PMOS晶体管MP1的栅极与PMOS晶体管MP3的漏极和NMOS晶体管MN3的漏极相连接，其连接的节点记为PB2。NMOS晶体管MN1的源极与三个反相器INV1～INV3的电源输入端相连接，其连接的节点记为VRING，三个反相器INV1～INV3的地端接地。NMOS晶体管MN2的源极与NMOS晶体管MN3的源极和电阻R1的一端相连接，其连接的节点记为VRES，电阻R1的另一端接地。三个反相器INV1～INV3首尾依次相连接。PMOS晶体管MP1～MP3和NMOS晶体管MN1～MN3形成反馈系统。当节点VRES的电压降低，电阻R1上的电流下降，节点PB2电压下降，PMOS晶体管MP1电流上升，节点NBIAS电压上升，使得节点VRES的电压上升，形成负反馈，使得节点VRES和节点VRING的电压相等，即节点电压VRES＝VRING。环形振荡器作为开关电容，R＝1/(F*C)，F是频率，C是所有反相器输出节点的等效电容，R是环形振荡器的等效电阻，“*”表示乘号。PMOS晶体管MP1～MP3可以采用具有比例关系的尺寸或是相同尺寸，在此假设PMOS晶体管MP1的宽长比是PMOS晶体管MP2的两倍，PMOS晶体管MP2和PMOS晶体管MP3尺寸相同。所以流经PMOS晶体管MP1的电流是PMOS晶体管MP2和PMOS晶体管MP3之和，PMOS晶体管MP1的电流流入环形振荡器，PMOS晶体管MP2和PMOS晶体管MP3的电流流入电阻R1。由于环形振荡器两端的电压等于电阻两端的电压，环形振荡器两端的电流等于电阻两端的电流，所以环形振荡器的等效电阻R等于电阻R1。所以F＝1/(R1*C)，达到了频率与电源电压以及工艺参数无关的效果。以上通过具体实施方式对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种环形振荡器，其特征在于，包括：三个PMOS晶体管、三个NMOS晶体管、一电阻和三个反相器；第一PMOS晶体管～第三PMOS晶体管的源极与电源电压VDD端相连接，第一PMOS晶体管的漏极与第一NMOS晶体管的栅极和漏极、第二NMOS晶体管的栅极和第三NMOS晶体管的栅极相连接，其连接的节点记为NBIAS；第二PMOS晶体管的栅极和漏极与第三PMOS晶体管的栅极和第二NMOS晶体管的漏极相连接，其连接的节点记为PBIAS；第一PMOS晶体管的栅极与第三PMOS晶体管的漏极和第三NMOS晶体管的漏极相连接，其连接的节点记为PB2；第一NMOS晶体管的源极与三个反相器的电源输入端相连接，其连接的节点记为VRING，三个反相器的地连接端接地；第二NMOS晶体管的源极与第三NMOS晶体管的源极和第一电阻的一端相连接，其连接的节点记为VRES，第一电阻的另一端接地；三个反相器首尾依次相连接。

【技术特征摘要】
1.一种环形振荡器，其特征在于，包括：三个PMOS晶体管、三个NMOS晶体管、一电阻和三个反相器；第一PMOS晶体管～第三PMOS晶体管的源极与电源电压VDD端相连接，第一PMOS晶体管的漏极与第一NMOS晶体管的栅极和漏极、第二NMOS晶体管的栅极和第三NMOS晶体管的栅极相连接，其连接的节点记为NBIAS；第二PMOS晶体管的栅极和漏极与第三PMOS晶体管的栅极和第二NMOS晶体管的漏极相连接，其连接的节点记为PBIAS；第一PMOS晶体管的栅极与第三PMOS晶体管的漏极和第三NMOS晶体管的漏极相连接，其连接的节点记为PB2；第一NMOS晶体管的源极与三个反相器的电源输入端相连接，其连接的节点记为VRING，三个反相器的地连接...

【专利技术属性】
技术研发人员：邵博闻，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31