一种具有自关断能力的VDMOS器件结构及其制备方法技术

本发明专利技术属于分立器件设计领域，涉及一种具有自关断能力的VDMOS器件结构及其制备方法，所述器件结构包括P

【技术实现步骤摘要】
一种具有自关断能力的VDMOS器件结构及其制备方法
本专利技术属于分立器件设计领域，涉及一种具有自关断能力的VDMOS器件结构及其制备方法。
技术介绍
VDMOS器件在电源管理模块、DC-DC转换器等领域有广泛应用，在应用过程中，传统结构VDMOS器件前级为驱动器输入信号，由于前级驱动器电路与传统结构VDMOS器件采用不同的电源进行供电，因此极有可能出现前级驱动器掉电的情况，在VDMOS器件中，漏极与源极之间的电流IDS与栅极与源极之间的电压VGS之间的关系如下所示：其中，VTH表示开启电压，COX为VDMOS器件氧化层的特征电容，μ表示磁导系数，W为VDMOS器件的耗尽层宽度，L为VDMOS器件的导电沟道的有效长度；当前级驱动器发生掉电等情况时，传统结构VDMOS器件的栅极为浮空电位，当浮空电位很高时，即VGS过大，将会出现源漏之间出现大电流，该电流灌入至后级负载将会导致后级负载不可逆的损毁。当上述情况发生，前级驱动器输出信号(也即VDMOS器件的栅极输入信号)将出现浮空电位状态，该状态下的驱动信号施加至后级VDMOS器件后，将导致传统结构VDMOS器件出现长开启的现象，而VDMOS作为电源管理模块、DC-DC转换器等领域的供电器件，所经过的电流较大，长开启的VDMOS管将大电流灌入至后级负载模块，出现不可逆转的损毁。相比于传统结构VDMOS器件，本专利技术通过在栅极与源极之间增加多晶硅POLY电阻的方式，让传统VDMOS器件具有自关断能力，从而使得VDMOS器件在输入信号为浮空状态下，能够保证栅极信号与源极电平完全一致，即VGS＝0V，从根本上解决了浮空栅极电位将VDMOS器件误开启的技术难题。
技术实现思路
为了预防VDMOS器件在栅极浮空电位状态下发生误开启，本专利技术提出一种具有自关断能力的VDMOS器件结构及其制备方法，所述VDMOS器件结构包括P+型衬底，所述P+型衬底之上设置有P型外延层，所述P型外延层之上设置有N型体区，所述N型体区之上设置有P+型源区，在形成的VDMOS器件结构中，外围金属场板104通过连接金属204与芯片元胞101的金属部分进行连接。进一步的，环绕芯片元胞101生长有多晶硅栅线条102，多晶硅栅线条102的电阻值为9.5～10.5KΩ。进一步的，在VDMOS器件的多晶硅栅线条102和外围金属场板之间增加设置一个多晶硅多晶硅电阻103。进一步的，多晶硅电阻103的与VDMOS器件的栅极为同种材料。进一步的，多晶硅电阻103的形状为长条形，并形成环状围绕整个芯片，多晶硅电阻103的其中一端与VDMOS器件外围金属场板104相连，另一端与VDMOS器件的多晶硅栅线条102连接。进一步的，多晶硅电阻103环绕芯片元胞101N周，且相邻两周的多晶硅电阻103之间相距0.9～1.1um，多晶硅电阻103的阻值为9.5～10.5KΩ，N＝2,3,4,5。一种具有自关断能力的VDMOS器件的制备方法，包括以下步骤：S1、当完成沟槽的刻蚀之后，进行栅氧的生长，并注入多N型体区和和P+型源区，形成体硅区域的器件部分；S2、完成体硅区域的器件部分生长后进行栅电阻生长，同时形成VDMOS栅极、多晶硅栅线条102以及栅极与源极之间的栅电阻；S3、完成栅电阻生长后，进行栅电阻与金属之间的打孔，使得栅电阻的两端连接至VDMOS器件的栅极与源极；S4、完成打孔后，进行金属淀积及刻蚀，形成器件的内部源极金属、多晶硅栅线条102的金属部分、外围场板金属部分。进一步的，步骤S1之前还包括：场氧氧化，有源区光刻和刻蚀，沟槽光刻和刻蚀。进一步的，步骤S5之后还包括：多晶光刻和刻蚀，P型体区注入和推阱，N+型源区光刻和刻蚀，沉积隔离介质，孔光刻和刻蚀，孔注入，退火，沉积金属，金属光刻和刻蚀，沉积钝化层，钝化层光刻和刻蚀。本专利技术所提出的自关断能力VDMOS器件有如下有益效果：1.栅线条环绕内部元胞，栅极信号能够有效控制VDMOS器件的目的；2.将外围金属场板与内部元胞之间的金属进行连接，使得外围场板的电位与源极电位相等，达到外围场板能够有效控制VDMOS器件终端电场线的目的；3.设计环形多晶硅POLY电阻，并将环形多晶硅POLY电阻的一端连接至外围场板，另一端连接至栅线条上的金属，该电阻可在VDMOS器件栅极悬空的条件下，将栅极上拉至电源电位，从而将VDMOS器件强行关断，实现VDMOS器件自关断的特殊性能，达到保护VDMOS器件，防止VDMOS器件栅极悬空条件下大电流灌入至后级负载，将后级负载烧毁的情况发生。本专利技术工艺简单易行，实施度高，且新的VDMOS结构清楚简单，稳定可靠，易实现。通过本专利技术，采用高度可行的版图设计方法有效解决了传统VDMOS器件栅极悬空的可靠性风险，可提高器件的使用可靠性，具有高度的产业利用价值。附图说明图1为内部元胞及外围栅线条金属生长布局图；图2为外围终端生长布局图；图3为本专利技术所设计栅源间多晶硅POLY电阻生长布局图；图4为本专利技术栅电阻与栅极、源极连接局部放大结构示意图；图5为本专利技术图4剖线1处体硅生长结构剖面图；图6为本专利技术图4剖线1处栅电阻生长结构剖面图；图7为本专利技术图4剖线1处栅电阻与金属打孔生长结构剖面图；图8为本专利技术图4剖线1处金属生长结构剖面图；其中，1、剖线，101、芯片元胞，102、多晶硅栅线条，103、多晶硅电阻，104、芯片外围场板及场限环区域，201、栅电阻与栅极、源极连接局部，203、POLY电阻附近的外围金属层，204、连接金属，301、芯片外围场限环场氧区域，302、连接孔，305、P+型源区，306、N型体区，307、P型外延层，308、P+型衬底。具体实施方式为使本专利技术的要解决的技术问题、技术有点和技术成效更佳清晰，以下将结合附图对本专利技术进行进一步说明，但是不作为本专利技术的限定。本专利技术还可通过不同的实施方式进行应用，对于专利技术中不同的观点和应用，在符合本专利技术基本精神下可进行合适的改变。本专利技术提供一种具有自关断能力的VDMOS器件结构，所述VDMOS器件结构包括P+型衬底，所述P+型衬底之上设置有P型外延层，所述P型外延层之上设置有N型体区，所述N型体区之上设置有P+型源区，如图2，在形成的VDMOS器件结构中，外围金属场板104通过连接金属204与芯片元胞101的金属部分进行连接。进一步的，如图1，环绕芯片元胞101设置有多晶硅栅线条102，。进一步的，如图3，在VDMOS器件的多晶硅栅线条102和外围金属场板之间增加设置一个多晶硅电阻103。进一步的，多晶硅电阻(103)及多晶硅栅线条(102)与VDMOS器件的栅极为同种材料。进一步的，图3中栅电阻与栅极、源极连接局部剖视图如图4所示，多晶硅电阻103的形状为长条形，并形成环状围绕整个芯片，多晶硅电阻103的其中一端与VDMOS器件外围金属场板104相连，另一端与VDMOS器件的多晶硅栅线条102连接。进一步的，多晶硅电阻103环绕芯片元胞101N周，且相邻两周的多晶硅电阻103之间相距0.9～1.1um，多晶硅电阻103的阻值为9.5～10.5KΩ，N＝2,3,4,5。在本实施例中，仿真分析均采用TCAD仿真工具，但对于本专利技术的仿真工具不局限于此。本专利技术提供一种实施方式，在本实施方式中，若芯片元胞1本文档来自技高网...

【技术保护点】
1.一种具有自关断能力的VDMOS器件结构，包括P+型衬底，其特征在于，所述P+型衬底之上设置有P型外延层，所述P型外延层之上设置有N型体区，所述N型体区之上设置有P+型源区，在形成的VDMOS器件结构中，外围金属场板(104)通过连接金属(204)与芯片元胞(101)的金属部分进行连接。

【技术特征摘要】
1.一种具有自关断能力的VDMOS器件结构，包括P+型衬底，其特征在于，所述P+型衬底之上设置有P型外延层，所述P型外延层之上设置有N型体区，所述N型体区之上设置有P+型源区，在形成的VDMOS器件结构中，外围金属场板(104)通过连接金属(204)与芯片元胞(101)的金属部分进行连接。2.根据权利要求1所述的一种具有自关断能力的VDMOS器件结构，其特征在于，环绕芯片元胞(101)设置有多晶硅栅线条(102)。3.根据权利要求2所述的一种具有自关断能力的VDMOS器件结构，其特征在于，在VDMOS器件的多晶硅栅线条(102)和外围金属场板之间增加设置有多晶硅电阻(103)。4.根据权利要求3所述的一种具有自关断能力的VDMOS器件结构的栅电阻，其特征在于，多晶硅电阻(103)及多晶硅栅线条(102)与VDMOS器件的栅极为同种材料。5.根据权利要求3所述的一种具有自关断能力的VDMOS器件结构的栅电阻，其特征在于，多晶硅电阻(103)的形状为长条形，并形成环状围绕整个芯片元胞，多晶硅电阻(103)一端与VDMOS器件外围金属场板(104)相连，另一端与VDMOS器件的多晶硅栅线条(102)连接。6.根据权利要求5所述的一种具有自关断能力的VDMOS器件结构的栅电阻，其特征在于，多晶硅电阻(103)环绕芯片元胞(101)N周，且相...

【专利技术属性】
技术研发人员：向凡，杨丰，吴昊，付晓君，郑直，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50