阵列基板及显示装置制造方法及图纸

本实用新型专利技术提供一种阵列基板及显示装置，属于显示技术领域。本实用新型专利技术的阵列基板，包括基底，设置在所述基底上的引线结构；所述引线结构包括第一导电结构、导体化的半导体结构，所述导体化的半导体结构在所述基底上的正投影，与所述第一导电结构在所述基底上的正投影至少部分重叠。

【技术实现步骤摘要】
阵列基板及显示装置
本技术属于显示
，具体涉及一种阵列基板及显示装置。
技术介绍
由于阵列基板上的不同引线具有不同的容抗，故在使用不同的引线传导同一数据信号、栅线信号或时钟信号时，不同引线最终输出的数据信号、栅线信号或时钟信号是不同的，从而导致由该阵列基板所组成的显示器显示不均匀。因此，为解决上述的问题，本技术提供了一种新型的阵列基板。
技术实现思路
本技术旨在至少解决现有技术中存在的技术问题之一，提供一种能够调整引线容抗的阵列基板。解决本技术技术问题所采用的技术方案是一种阵列基板，包括基底，设置在所述基底上的引线结构；所述引线结构包括第一导电结构、导体化的半导体结构，所述导体化的半导体结构在所述基底上的正投影，与所述第一导电结构在所述基底上的正投影至少部分重叠。优选的，所述阵列基板包括设置在所述基底上的薄膜晶体管；其中，所述第一导电结构与所述薄膜晶体管的栅极同层设置，且材料相同；或者，所述第一导电结构与所述薄膜晶体管的源极和漏极同层设置，且材料相同。进一步优选的，所述第一导电结构与所述薄膜晶体管的栅极同层设置；所述薄膜晶体管的栅极与有源层之间设置有栅极绝缘层；所述导体化的半导体结构设置在所述基底靠近所述栅极绝缘层的一侧，所述第一导电结构设置在所述栅极绝缘层远离所述基底的一侧。进一步优选的，所述第一导电结构与所述薄膜晶体管的源极和漏极同层设置；所述薄膜晶体管的栅极与源极、漏极之间设置有层间绝缘层；所述导体化的半导体结构设置在所述基底靠近所述层间绝缘层的一侧，所述第一导电结构设置在所述层间绝缘层远离所述基底的一侧。优选的，所述引线结构还包括第二导电结构，所述第二导电结构在所述基底上的正投影，与所述第一导电结构在所述基底上的正投影至少部分重叠。进一步优选的，所述阵列基板包括设置在所述基底上的薄膜晶体管；其中，第一导电结构和第二导电结构中的一者与所述薄膜晶体管的栅极同层设置，且材料相同；另一者与所述薄膜晶体管的源极和漏极同层设置，且材料相同。进一步优选的，所述第一导电结构与所述薄膜晶体管的栅极同层设置，所述第二导电结构与所述薄膜晶体管的源极和漏极同层设置；所述薄膜晶体管的栅极与有源层之间设置有栅极绝缘层；所述薄膜晶体管的栅极与源极、漏极之间设置有层间绝缘层；所述栅极绝缘层、层间绝缘层依次设置在所述基底上；所述导体化的半导体结构设置在所述基底靠近所述栅极绝缘层的一侧，所述第一导电结构设置在所述栅极绝缘层远离所述基底的一侧，所述第二导电结构设置在所述层间绝缘层远离所述基底的一侧。进一步优选的，所述引线结构为多条，每条引线结构对应设置有一个第二导电结构；每个所述第一导电结构的两侧分别设有过孔，所述过孔贯穿所述层间绝缘层和栅极绝缘层，所述导体化的半导体结构通过所述过孔与所述第二导电结构连接。进一步优选的，多个所述第二导电结构为一体成型结构，多个所述导体化的半导体结构为一体成型结构；其中，两相邻所述第一导电结构共用一个过孔。优选的，所述第二导电结构的材料包括金属材料。优选的，所述导体化的半导体结构包括导体化的低温多晶硅层。优选的，所述第一导电结构的材料包括金属材料。解决本技术技术问题所采用的技术方案是一种显示装置，包括上述任意一种阵列基板。附图说明图1为本技术的实施例1的阵列基板的平面结构图；图2为本技术的实施例1的阵列基板的第一种B-B’截面图；图3为本技术的实施例1的阵列基板的第二种B-B’截面图；图4为本技术的实施例2的阵列基板的第三种B-B’截面图；图5为本技术的实施例2的阵列基板的第四种B-B’截面图；图6为本技术的实施例2的阵列基板的第五种B-B’截面图；其中附图标记为：1、引线结构；11、第一导电结构；12、第二导电结构；13、导体化的半导体结构；2、基底；3、栅极绝缘层；4、层间绝缘层；5、过孔；6、钝化层。具体实施方式为使本领域技术人员更好地理解本技术的技术方案，下面结合附图和具体实施方式对本技术作进一步详细描述。除非另外定义，本技术使用的技术术语或者科学术语应当为本技术所属领域内具有一般技能的人士所理解的通常意义。本技术中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。其中，在下述的实施例中，第一导电结构11不仅能够用于传导数据信号，其还能够用于传导栅线信号或者时钟信号，在此不做限定。实施例1：如图1-3所示，本实施例提供一种阵列基板，包括基底2，设置在基底2上的引线结构1；其中，引线结构1包括第一导电结构11、导体化的半导体结构13，导体化的半导体结构13在基底2上的正投影，与第一导电结构11在基底2上的正投影至少部分重叠。由于本实施例中的引线结构1包括导体化的半导体结构13，该导体化的半导体结构13在基底2上的正投影，与第一导电结构11在基底2上的正投影至少部分重叠，故导体化的半导体结构13与第一导电结构11能够相互作用，以构成一个平行板电容器，也即导体化的半导体结构13会与第一导电结构11形成电容。此时，根据平行板电容器的极板电容公式C＝εS/4πkd；其中，C为第一导电结构11的电容量；S为导体化的半导体结构13与第一导电结构11的正对面积；d为导体化的半导体结构13与第一导电结构11的距离；ε是一个常数；π为圆周率，约等于3.14；k则是静电力常量；可以看出的是，通过改变导体化的半导体结构13的位置或长度，以改变导体化的半导体层与第一导电结构11的正对面积，即可调整第一导电结构11的电容量。进一步地，再根据平行板电容器的容抗公式Xc＝1/2πfC；其中，Xc为第一导电结构11的容抗；π为圆周率，约等于3.14；f为电源频率；C为第一导电结构11的电容值；可以看出的是，通过改变第一导电结构11的电容量，即可改变该第一导电结构11的容抗。这样一来，在采用不同的第一导电结构11传输同一个数据信号、栅线信号或时钟信号时，通过改变与不同第一导电结构11对应设置的导体化的半导体结构13的位置或长度，即可调整该第一导电结构11的容抗，从而使得不同第一导电结构11具有相同的容抗，以此来保证不同的第一导电结构11能够输出的相同的数据信号、栅线信号或时钟信号，进而提高由本实施例中的阵列基板组成的显示器的显示效果。为简化本实施例中的阵列基板的制备工艺，优选的，阵列基板包括设置在基底2上的薄膜晶体管；其中，第一导电结构11与薄膜晶体管的栅极同层设置，且材料相同；或者，第一导电结构11与薄膜晶体管的源极和漏极同层设置，且材料相同。具体的，以下对第一导电结构11和导体化的半导体结构13的位置进行具体描述。作为本实施例中的第一种优选方式，如图2所示，当第一导电结构11与薄膜晶体管的栅极同层设置时，薄膜晶体管的栅极与有源层之间设置有栅极绝缘层3；此时，本实施例中的导体化的半导体结构13设置在基底2靠近栅极绝缘层3的一侧，第一导电结构11设置在栅极绝缘本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括基底，设置在所述基底上的引线结构；所述引线结构包括第一导电结构、导体化的半导体结构，所述导体化的半导体结构在所述基底上的正投影，与所述第一导电结构在所述基底上的正投影至少部分重叠。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括基底，设置在所述基底上的引线结构；所述引线结构包括第一导电结构、导体化的半导体结构，所述导体化的半导体结构在所述基底上的正投影，与所述第一导电结构在所述基底上的正投影至少部分重叠。2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括设置在所述基底上的薄膜晶体管；其中，所述第一导电结构与所述薄膜晶体管的栅极同层设置，且材料相同；或者，所述第一导电结构与所述薄膜晶体管的源极和漏极同层设置，且材料相同。3.根据权利要求2所述的阵列基板，其特征在于，所述第一导电结构与所述薄膜晶体管的栅极同层设置；所述薄膜晶体管的栅极与有源层之间设置有栅极绝缘层；所述导体化的半导体结构设置在所述基底靠近所述栅极绝缘层的一侧，所述第一导电结构设置在所述栅极绝缘层远离所述基底的一侧。4.根据权利要求2所述的阵列基板，其特征在于，所述第一导电结构与所述薄膜晶体管的源极和漏极同层设置；所述薄膜晶体管的栅极与源极、漏极之间设置有层间绝缘层；所述导体化的半导体结构设置在所述基底靠近所述层间绝缘层的一侧，所述第一导电结构设置在所述层间绝缘层远离所述基底的一侧。5.根据权利要求1所述的阵列基板，其特征在于，所述引线结构还包括第二导电结构，所述第二导电结构在所述基底上的正投影，与所述第一导电结构在所述基底上的正投影至少部分重叠。6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板包括设置在所述基底上的薄膜晶体管；其中，第一导电结构和第二导电结构中的一者与所述薄膜晶体管的栅极...

【专利技术属性】
技术研发人员：程鸿飞，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京,11