一种集成化阻变存储器及其制备方法技术

本发明专利技术公开了一种集成化阻变存储器及其制备方法，包括基底、压印层、底电极层、隔离层、阻变层和顶电极层；基底的材质为二氧化硅片或玻璃；压印层和隔离层的材质为聚甲基丙烯酸甲酯或聚苯乙烯材料；金属导电层材质为银或金；阻变层贯穿隔离层和底电极层至一定深度至压印层；阻变层材料为氧化铪或氧化铜；顶电极层为铝或铂。本发明专利技术提供的制备方法，工艺过程不需要使用传统的光刻工艺技术，制造工艺简单且设备和原料投资少，能够实现RRAM的大面积、多层、一致性好且集成化制造，能显著降低RRAM集成化制造工艺成本。

An Integrated Variable Resistance Memory and Its Preparation Method

The invention discloses an integrated resistive memory and its preparation method, including a substrate, an impression layer, a bottom electrode layer, an isolation layer, a resistance layer and a top electrode layer; the material of the substrate is silicon dioxide sheet or glass; the material of the impression layer and the isolation layer is polymethyl methacrylate or polystyrene; the material of the metal conductive layer is silver or gold; the resistive layer penetrates the isolation layer and the bottom electrode. Layer to a certain depth to the impression layer; Hafnium oxide or copper oxide as the resistance layer material; Aluminum or platinum as the top electrode layer. The preparation method provided by the invention does not need to use traditional photolithography technology in the process, has simple manufacturing process, less investment in equipment and raw materials, can realize large area, multi-layer, good consistency and integrated manufacturing of RRAM, and can significantly reduce the cost of RRAM integrated manufacturing process.

【技术实现步骤摘要】
一种集成化阻变存储器及其制备方法
本专利技术属于阻变存储器(RRAM)
，特别涉及一种集成化阻变存储器及其制备方法。
技术介绍
随着信息技术的高速发展，越来越多的智能电子设备走进人们的生活。人们在享受这些高科技信息化产品带来的各种便利的同时，对产品的信息存储能力的要求也变得越来越高。阻变存储器不受特征尺寸限制的优点成为下一代储存器的发展方向。作为信息技术的载体，存储器正朝着高速、大容量、高存储密度、低功耗的方向发展。目前，常规的阻变存储器集成结构制备采用交叉阵列的集成结构。这种集成结构随着阻变存储器件特征尺寸的缩小化和集成化，制造工艺变得越来越复杂，相应的制造成本也越来越高，不能适应集成化阻变存储器的发展趋势。
技术实现思路
本专利技术的目的在于提供一种集成化阻变存储器及其制备方法，以解决上述存在的技术问题。本专利技术将微纳压印技术和阻变存储器结合，制备工艺过程中不再使用传统光刻工艺，可有效简化工艺降低生产成本，能够适应集成化阻变存储器的发展趋势。为达到上述目的，本专利技术采用以下技术方案：一种集成化阻变存储器，包括：基底、压印层、底电极层、隔离层、阻变层、顶电极层和若干凹槽；压印层设置在基底上，底电极层设置在压印层上，隔离层设置在底电极层上；每个凹槽均贯穿底电极层和隔离层，并伸入压印层中；每个凹槽内均设置有阻变层和顶电极层，阻变层将伸入凹槽内的顶电极层与底电极层和隔离层隔开。进一步的，凹槽为圆柱状凹槽。进一步的，底电极层和阻变层垂直设置。进一步的，基底由二氧化硅或玻璃材料制成；压印层由聚甲基丙烯酸甲酯或聚苯乙烯材料制成；底电极层由金或银制成；隔离层由聚甲基丙烯酸甲酯或聚苯乙烯材料制成；阻变层由氧化铪或氧化铝材料制成。进一步的，底电极层和隔离层的数量均为多个，底电极层和隔离层间隔设置。进一步的，阻变层的厚度小于等于20nm。一种集成化阻变存储器的制备方法，其特征在于，包括以下步骤：步骤1，将压印胶材料均匀涂敷到基底上，形成压印层；步骤2，在压印层上进行溅射沉积，形成底电极层；步骤3，将压印胶材料均匀涂敷到底电极层上，形成隔离层；步骤4，在隔离层表面利用压印模板压出凹槽结构，凹槽贯穿隔离层和底电极层并伸入压印层；步骤5，将阻变材料沉积在凹槽内部，在凹槽侧壁和底部形成阻变层；步骤6，在凹槽的阻变层形成的空腔内溅射沉积导电金属材料，形成顶电极层，制备获得集成化阻变存储器。进一步的，步骤1具体包括：采用离心铺胶、喷胶或丝网印刷方法将液态的压印胶材料涂敷到二氧化硅绝缘层表面上，并使压印胶材料在二氧化硅绝缘层表面上均匀分布形成压印层。进一步的，步骤4具体包括：采用复合热压印方法，在隔离层表面利用压印模板压出图形化的圆柱状凹槽结构，凹槽深度贯穿隔离层和底电极层并伸入压印层；压印模板使用前进行低表面能处理。进一步的，步骤6中通过挡板实现有差别溅射，挡板采用湿法刻蚀形成图形化的结构，图形化的结构中孔径为200um、孔间距600um，且表面设置有对准标记；挡板由不锈钢材料制成。与现有技术相比，本专利技术具有以下有益效果：本专利技术的集成化阻变存储器能够适应特征尺寸不断缩小化，增加单位面积的存储密度。传统的阻变存储器采用平面“三明治”结构，单位面积存储面积较低。本专利技术采用多层复合压印技术，在多层薄膜表面构筑若干凹槽结构，使用同一块底电极材料。在凹槽内部侧向构筑“三明治”结构，在顶端沉底不同的相互独立的顶电极。凹槽结构尺寸可缩小(目前压印技术最小线宽5um)，且可大面积、低成本的实现，可达到一个凹槽就是一个阻变存储器，可极大的增加了单位面积存储密度。进一步的，本专利技术采用圆柱状凹槽即凹槽横截面为圆形有两个优点：一是在压印过程中使用多变形结构，多变形的交点容易产生压应力集中，压印层交点处容易外翻鼓起，圆形凹槽在压印过程中有较好结果；二是圆形的凹槽底电极可与阻变层接触面平滑(没有交点影响)，利于后续阻变存储器对高低阻态的分析检测。进一步的，本专利技术中底电极层和阻变层垂直接触，区别于传统的“三明治”结构采用面与面接触，存储密度较低不利于集成化制备。本专利技术采用垂直接触是线接触，阻变效应发生在接触线上；只要凹槽尺寸可缩小，单位面积上可制备成百上千个存储器；可有效提高存储密度。进一步的，本专利技术采用的材料都相对便宜且常见，易于实现大面积制造。进一步的，本专利技术可实现集成化制备，每三层制备一层器件，可连续进行多层器件叠加。类似“盖房子”一根顶电极贯穿多层器件，实现底电极不同、顶电极共用的集成化器件。进一步的，阻变层在20纳米左右时，有利于器件阻变效应发生。本专利技术的集成化的阻变存储器的制备方法，制备的集成化的阻变存储器能够适应特征尺寸不断缩小化，增加单位面积的存储密度，而且可以极大的简化工艺过程，不需要进行反复的使用传统的光刻工艺加工，材料和设备投资少，这使得本专利技术的集成化的阻变存储器适宜于进行大面积、低成本、高分辨的加工。微纳压印技术本身具有高分辨率、低成本、加工工艺步骤简单的优点；本专利技术将微纳压印技术和阻变存储器有机结合，制备工艺过程中不再使用传统光刻工艺，可有效简化工艺降低生产成本，实现高性价比的阻变存储器。基底采用不导电的材料，接着利用压印转移工艺将图形化的结构层固定到柔性基板上，然后在其表面使用原子层沉积和磁控溅射沉积技术，从而形成集成化的阻变存储器。进一步的，采用离心铺胶、喷胶或丝网印刷方法将液态的压印胶材料涂敷到二氧化硅绝缘层表面上，并使压印胶材料在二氧化硅绝缘层表面上均匀分布形成压印层，工艺简单，可实现低成本制备。进一步的，采用复合热压印，可为集成化的结构提供结构构造便利。进一步的，采用类似于光刻中的套刻对准技术，可使顶电极制备简单、低成本化，不需要使用多次光刻工艺制备。附图说明图1是本专利技术的一种单层式集成化阻变存储器的结构示意图；图2是本专利技术的一种多层式集成化阻变存储器的结构示意图；图3是本专利技术的一种集成化阻变存储器的制备方法的流程示意图；图4是单个阻变存储器的检测示意图；图1至图4中，1为基底，2为压印层，3为底电极层，4为隔离层，5为阻变层，6为顶电极层。具体实施方式下面结合附图和具体实施例对本专利技术作进一步详细说明。请参考图1，本专利技术的一种单层式集成化的阻变存储器，包括基底1，基底1为不导电基板，在不导电基板上依次设有压印层2、底电极层3和隔离层4。隔离层4上有图形化的凹槽，其深度贯穿隔离层4和底电极层3并至一定深度至压印层2。在凹槽内沉积有阻变层5和顶电极层6。每个凹槽均贯穿底电极层3和隔离层4，并伸入压印层2中；每个凹槽内均设置有阻变层5和顶电极层6，阻变层5将伸入凹槽内的顶电极层6与底电极层3和隔离层4隔开。凹槽为圆柱状凹槽。底电极层3和阻变层5垂直设置。阻变层5的厚度小于等于20nm。其中柔性不导电基板为不导电材料构成，可选用玻璃、陶瓷、二氧化硅基材；压印层2选用聚甲基丙烯酸甲酯材料或聚苯乙烯材料；底电极层3为金属底电极层，选用银或金制成；隔离层4选用聚甲基丙烯酸甲酯材料或聚苯乙烯材料；阻变层5材料选用氧化铪或者氧化铜；顶电极层6选用铂或铝材料。从上述单层式结构可推广到多层RRAM结构。请参考图2，本专利技术的一种多层式集成化阻变存储器，包括：基底1以及在基底1上依次设置的压印层2、底电极层3、隔离层4、阻变层5和顶电极层6。压印本文档来自技高网...

【技术保护点】
1.一种集成化阻变存储器，其特征在于，包括：基底(1)、压印层(2)、底电极层(3)、隔离层(4)、阻变层(5)、顶电极层(6)和若干凹槽；压印层(2)设置在基底(1)上，底电极层(3)设置在压印层(2)上，隔离层(4)设置在底电极层(3)上；每个凹槽均贯穿底电极层(3)和隔离层(4)，并伸入压印层(2)中；每个凹槽内均设置有阻变层(5)和顶电极层(6)，阻变层(5)将伸入凹槽内的顶电极层(6)与底电极层(3)和隔离层(4)隔开。

【技术特征摘要】
1.一种集成化阻变存储器，其特征在于，包括：基底(1)、压印层(2)、底电极层(3)、隔离层(4)、阻变层(5)、顶电极层(6)和若干凹槽；压印层(2)设置在基底(1)上，底电极层(3)设置在压印层(2)上，隔离层(4)设置在底电极层(3)上；每个凹槽均贯穿底电极层(3)和隔离层(4)，并伸入压印层(2)中；每个凹槽内均设置有阻变层(5)和顶电极层(6)，阻变层(5)将伸入凹槽内的顶电极层(6)与底电极层(3)和隔离层(4)隔开。2.根据权利要求1所述的一种集成化阻变存储器，其特征在于，凹槽为圆柱状凹槽。3.根据权利要求1所述的一种集成化阻变存储器，其特征在于，底电极层(3)和阻变层(5)垂直设置。4.根据权利要求1所述的一种集成化阻变存储器，其特征在于，基底(1)由二氧化硅或玻璃材料制成；压印层(2)由聚甲基丙烯酸甲酯或聚苯乙烯材料制成；底电极层(3)由金或银制成；隔离层(4)由聚甲基丙烯酸甲酯或聚苯乙烯材料制成；阻变层(5)由氧化铪或氧化铝材料制成。5.根据权利要求1所述的一种集成化阻变存储器，其特征在于，底电极层(3)和隔离层(4)的数量均为多个，底电极层(3)和隔离层(4)间隔设置。6.根据权利要求1所述的一种集成化阻变存储器，其特征在于，阻变层(5)的厚度小于等于20nm。7.一种权利要求1至6中任一项所述的集成化阻变存储器的制备方法，其特征在于，包...

【专利技术属性】
技术研发人员：叶向东，李斌，赵毅，陈冰，李冀，蔡安江，
申请(专利权)人：西安建筑科技大学，
类型：发明
国别省市：陕西,61