半导体元件与其制造方法技术

一种半导体元件的制造方法，包含以下步骤。首先，形成磊晶层于基板上。然后，形成体区于磊晶层的上半部分。接着，形成第一沟渠于磊晶层中。之后，依序形成第一介电层、第二介电层以及第三介电层于磊晶层上，其中第三介电层形成第二沟渠，第二沟渠位于第一沟渠中。然后，形成屏蔽层于第二沟渠中。接着，移除第三介电层的上半部分，以使屏蔽层的上半部分凸出于第三介电层。之后，形成第四介电层覆盖于屏蔽层的上半部分。然后，形成栅极于第三介电层上。最后，形成源极于位于栅极之四周的磊晶层中。藉由上述结构设计，使半导体元件具有较高的崩溃电压、较低的导通电阻，并可有效降低制造成本。

Semiconductor Components and Their Manufacturing Methods

A manufacturing method of a semiconductor element includes the following steps. First, an epitaxial layer is formed on the substrate. Then, the forming body is located in the upper half of the epitaxial layer. Then, the first channel is formed in the Lei crystal layer. After that, the first dielectric layer, the second dielectric layer and the third dielectric layer are formed on the epitaxial layer in sequence. The third dielectric layer forms the second channel, and the second channel is located in the first channel. Then a shield layer is formed in the second ditch. Next, the upper half of the third dielectric layer is removed so that the upper half of the shielding layer protrudes out of the third dielectric layer. After that, a fourth dielectric layer is formed to cover the upper half of the shielding layer. Then, a gate is formed on the third dielectric layer. Finally, the source is located in the epitaxy layer around the gate. With the above structure design, the semiconductor components have higher breakdown voltage, lower on-resistance, and can effectively reduce the manufacturing cost.

【技术实现步骤摘要】
半导体元件与其制造方法
本专利技术涉及一种半导体元件与其制造方法。
技术介绍
功率半导体仍是许多电力电子系统的主要元件。在现今功率半导体的应用领域中，能源使用效率的提升、耐压能力以及降低导通电阻的表现是非常重要的能力指标，其中功率元件特性能力提升与封装寄生电性减少为两大主要改善方向。为了进一步改善功率半导体的各项特性，相关领域莫不费尽心思开发。如何能提供一种具有较佳特性的功率半导体，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。
技术实现思路
本专利技术的目的在于提供一种半导体元件与其制造方法，藉由适当的结构设计，使半导体元件具有较高的崩溃电压、较低的导通电阻。另外，利用特殊的制程(工艺)设计，将能有效降低制造成本。根据本专利技术一实施方式，一种半导体元件的制造方法包含以下步骤。首先，形成磊晶(外延)层于基板上。然后，形成体区于磊晶层的上半部分。接着，形成第一沟渠于磊晶层中。之后，依序形成第一介电层、第二介电层以及第三介电层于磊晶层上，其中第三介电层形成第二沟渠，第二沟渠位于第一沟渠中。然后，形成屏蔽层于第二沟渠中。接着，移除第三介电层的上半部分，以使屏蔽层的上半部分凸出于第三介电层。之后，形成第四介电层覆盖于屏蔽层的上半部分。然后，形成栅极于第三介电层上。最后，形成源极于位于栅极的四周的磊晶层中。于本专利技术的一或多个实施方式中，第四介电层为藉由热氧化屏蔽层而形成。于本专利技术的一或多个实施方式中，屏蔽层的顶面的高度在体区顶面的高度与底面高度之间。于本专利技术的一或多个实施方式中，形成栅极于第三介电层的步骤前，更包括移除第二介电层的上半部分。于本专利技术的一或多个实施方式中，第四介电层的顶面设置高度大于磊晶层的顶面的设置高度。根据本专利技术另一实施方式，一种半导体元件包含基板、磊晶层、体区、第三介电层、屏蔽层、第四介电层、栅极以及源极。磊晶层位于基板上。体区位于磊晶层的上半部分中。第三介电层设置于磊晶层的第一沟渠中，并形成第二沟渠。屏蔽层具有上半部分与下半部分，其中下半部分设置于第二沟渠内，上半部分凸出于第三介电层。第四介电层覆盖屏蔽层的上半部分。栅极设置于磊晶层中与第三介电层上，其中至少部分第四介电层设置于屏蔽层的上半部分与栅极之间。源极设置于位于栅极的四周的磊晶层中。于本专利技术的一或多个实施方式中，至少部分该栅极位于该屏蔽层的该上半部分的上方。于本专利技术的一或多个实施方式中，半导体元件更包含第一介电层与第二介电层。第一介电层设置于磊晶层与第三介电层之间，其中第一介电层的材质为二氧化硅。第二介电层设置于第一介电层与第三介电层之间，其中第二介电层的材质为氮化硅。于本专利技术的一或多个实施方式中，第三介电层的材质为四乙氧基硅烷，第四介电层藉由热氧化屏蔽层形成。于本专利技术的一或多个实施方式中，屏蔽层的顶面高度在体区的顶面高度与底面的高度之间。于本专利技术的一或多个实施方式中，第四介电层的设置高度大于磊晶层的顶面的设置高度。本专利技术上述实施方式藉由设置屏蔽层于磊晶层中，使半导体元件在逆向偏压操作时屏蔽层会产生电场夹挤效应，因而达成电荷平衡(ChargeBalance)与电场舒缓效果(ReduceSurfaceField，RESURF)的效果，进而使漏极与栅极之间形成较和缓的电场分布。于是，漏极与栅极之间的距离不用太长即可使半导体元件有较高的崩溃电压，并因而降低半导体元件的导通电阻与体积。另外，利用热氧化屏蔽层的方式，仅需要使用一个制程(工艺)就可以形成设置于栅极与屏蔽层之间的介电层。于是，相较于传统制程，制造半导体元件所需的制程将能大幅减少，进而有效降低制造成本。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图1A至图1G绘示依照本专利技术一实施方式的半导体元件的制造方法各步骤的剖视图；图2A至图2C绘示依照本专利技术另一实施方式的半导体元件的制造方法各步骤的剖视图。其中，附图标记100：半导体元件110：基板120：磊晶层120t、140t：顶面121：沟渠122：体区129:接触窗131:第一介电层132:第二介电层133:第三介电层134:第二沟渠135:第四介电层136：第五介电层138:第三沟渠140：屏蔽层140d：下半部分140u：上半部分150：栅极160：源极171：金属层具体实施方式以下将以附图揭露本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在图中将以简单示意的方式绘示之。图1A至图1G绘示依照本专利技术一实施方式的半导体元件100的制造方法各步骤的剖视图。具体而言，半导体元件100为功率半导体元件。如图1A所绘示，首先，形成磊晶层120于基板110上。具体而言，基板110的材质可为单晶硅。磊晶层120的材质可为单晶硅。然后，形成体区122于磊晶层120的上半部分中。具体而言，体区122的形成方法为离子布植(IonImplantation)与驱入扩散(DriveIn)。接着，形成第一沟渠121于磊晶层120中。具体而言，第一沟渠121的形成方法例如为蚀刻。然后，依序形成第一介电层131、第二介电层132以及第三介电层133于磊晶层120上，其中第三介电层133形成第二沟渠134，第二沟渠134位于第一沟渠121中。具体而言，第一介电层131的材质可为二氧化硅。第二介电层132的材质可为氮化硅。第三介电层133的材质可为四乙氧基硅烷(Tetraethoxysilane，TEOS)。第一介电层131可藉由热氧化磊晶层120而形成。第二介电层132、第三介电层133可分别藉由物理气相沉积、化学气相沉积或其组合而形成。如图1B所绘示，形成屏蔽层140于第二沟渠134中。具体而言，首先形成屏蔽层140于第三介电层133上(即第二沟渠134中与第三介电层133的顶面上)。然后，移除屏蔽层140的上半部分，仅留下位于第二沟渠134中的屏蔽层140。屏蔽层140的材质可为多晶硅。屏蔽层140可藉由物理气相沉积、化学气相沉积或其组合而形成。屏蔽层140的移除方法可为蚀刻。另外，屏蔽层140的顶面的高度在体区122的顶面的高度与底面的高度之间。如图1C所绘示，移除第三介电层133的上半部分而保留位于第一沟渠121中的第三介电层133，以使屏蔽层140的上半部分140u凸出于第三介电层133。具体而言，第三介电层133的移除方法可为湿蚀刻。如图1D所绘示，形成第四介电层135于屏蔽层140的上半部分140u上，因而使第四介电层135覆盖屏蔽层140的上半部分140u。具体而言，第四介电层135的材质可为二氧化硅。第四介电层135为藉由热氧化屏蔽层140而形成。此处需要注意的是，第二介电层132可以在热氧化屏蔽层140的时候保护位于其下的其他结构(例如介电层131)不受影响。如图1D与图1E所绘示，移除第二介电层132的上半部分(即设置高度大于第三介电层133的顶面的设置高度的部分)，以使第二介电层132的顶面高度与介电层133的顶面高度大致相同。具体而言，第二介电层132的移除方法可为湿蚀刻。需要注意的是，在其他实施方式本文档来自技高网...

【技术保护点】
1.一种半导体元件的制造方法，其特征在于，包含：形成一磊晶层于一基板上；形成一体区于该磊晶层的上半部分；形成一第一沟渠于该磊晶层中；依序形成一第一介电层、一第二介电层以及一第三介电层于该磊晶层上，其中该第三介电层形成一第二沟渠，该第二沟渠位于该第一沟渠中；形成一屏蔽层于该第二沟渠中；移除该第三介电层的一上半部分，以使该屏蔽层的一上半部分凸出于该第三介电层；形成一第四介电层覆盖于该屏蔽层的该上半部分；形成一栅极于该第三介电层上；以及形成一源极于位于该栅极的四周的该磊晶层中。

【技术特征摘要】
1.一种半导体元件的制造方法，其特征在于，包含：形成一磊晶层于一基板上；形成一体区于该磊晶层的上半部分；形成一第一沟渠于该磊晶层中；依序形成一第一介电层、一第二介电层以及一第三介电层于该磊晶层上，其中该第三介电层形成一第二沟渠，该第二沟渠位于该第一沟渠中；形成一屏蔽层于该第二沟渠中；移除该第三介电层的一上半部分，以使该屏蔽层的一上半部分凸出于该第三介电层；形成一第四介电层覆盖于该屏蔽层的该上半部分；形成一栅极于该第三介电层上；以及形成一源极于位于该栅极的四周的该磊晶层中。2.根据权利要求1所述半导体元件的制造方法，其特征在于，该第四介电层为藉由热氧化该屏蔽层而形成。3.根据权利要求1所述半导体元件的制造方法，其特征在于，该屏蔽层的顶面高度在该体区的顶面高度与底面的高度之间。4.根据权利要求1所述半导体元件的制造方法，其特征在于，形成该栅极于该第三介电层的步骤前，更包括移除该第二介电层的上半部分。5.根据权利要求1所述半导体元件的制造方法，其特征在于，该第四介电层的顶面设置高度大于该磊晶层的顶面设置高度。6.一种半导体元件，其特征在于，包含：一基板；一磊晶层，位于该基板上；一体区，位于该磊晶层的...

【专利技术属性】
技术研发人员：许修文，叶俊瑩，罗振达，李元铭，
申请(专利权)人：帅群微电子股份有限公司，
类型：发明
国别省市：中国台湾,71