一种视频处理系统及视频接收系统技术方案

本发明专利技术提供一种视频处理系统。该视频处理系统包括存储设备、音频/视频解多路复用电路和视频解码器。所述存储设备包括比特流缓存器，其为环形缓存器。所述音频/视频解多路复用电路接收输入数据，并对所述输入数据执行音频/视频解多路复用操作，以将视频比特流的数据写入到所述环形缓存器内。所述视频解码器从所述比环形缓存器中获取所述视频比特流的数据，并对获取到的所述视频比特流的数据执行视频解码操作。本发明专利技术通过使用环形缓存器，降低访问延时的同时，降低缓存器成本。

【技术实现步骤摘要】
一种视频处理系统及视频接收系统
本专利技术的所公开实施例涉及视频数据处理，且更具体而言，涉及一种使用环形缓存器(ringbuffer)和竞赛模式(racing-mode)环形缓存器访问控制方案的视频处理系统。
技术介绍
一个传统的视频系统设计包括视频发送系统(其可用作视频记录系统)和视频接收系统(其可用作视频播放系统)。关于视频发送系统，其由多个处理阶段构成，包括视频编码器、音频/视频多路复用电路、发送电路等。关于视频接收系统，其由多个处理阶段构成，包括接收电路、音频/视频多路解复用电路、视频解码器、显示器等。然而，由于视频接收系统中超长播放时间，传统的视频系统设计无法满足某些超低延时应用的要求。因此，需要一种具有新型低延时和高性能的视频接收系统。
技术实现思路
根据本专利技术的示例的实施例，本专利技术提出一种使用环形缓存器和竞赛模式环形缓存器访问控制方案的视频处理系统来解决上述问题。根据本专利技术的第一方面，公开一种示例性的视频处理系统。所述示例性的视频处理系统包括存储设备、音频/视频解多路复用电路和视频解码器。存储设备包括比特流缓存器，其中所述比特流缓存器为环形缓存器。音频/视频解多路复用电路用于接收输入数据，并对所述输入数据执行音频/视频解多路复用操作以将视频比特流的数据写入到所述环形缓存器内。视频解码器用于从所述环形缓存器中获取所述视频比特流的数据，并对所述获取的所述视频比特流的数据执行视频解码操作。根据本专利技术的第二方面，公开一种示例性的视频处理系统。所述示例性的视频处理系统包括存储设备、视频解码器和显示引擎。存储设备包括显示缓存器，其中所述显示缓存器为环形缓存器。视频解码器用于对视频比特流的数据执行视频解码操作，以将重构视频帧的像素数据写入所述环形缓存器内。显示引擎用于从所述环形缓存器中获取所述重构视频帧的像素数据，并根据所述获取的所述重构视频帧的像素数据驱动显示设备。根据本专利技术的第三方面，公开一种示例性的视频处理系统。所述示例性的视频处理系统包括存储设备、接收电路和音频/视频解多路复用电路。存储设备包括数据缓存器，其中所述数据缓存器为环形缓存器。接收电路用于接收数据包，并解压所述数据包以将所述数据包的有效载荷数据写入到所述环形缓存器内。音频/视频解多路复用电路用于从所述环形缓存器中获取输入数据，并对所述获取的输入数据执行音频/视频解多路复用操作，其中所述获取的输入数据包括至少一个所述数据包的有效载荷数据。本专利技术通过在视频接收系统内不同处理阶段之间使用环形缓存器，避免视频帧处理过程中的下溢或者上溢，进而减低访问延时，同时降低缓存器成本。在阅读以下对各图及图式中所例示的优选实施例的详细说明之后，本专利技术的这些及其它目标无疑将对所属领域的技术人员显而易见。附图说明图1是例示根据本专利技术实施例的视频接收系统的结构示意图。图2是例示根据本专利技术实施例的第一视频处理系统的示意图。图3是例示根据本专利技术实施例的使用环形缓存器所实现的比特流缓存器的示意图。图4是例示根据本专利技术实施例的控制比特流缓存器的写操作的方法的流程图。图5是例示根据本专利技术实施例的控制比特流缓存器的读操作的方法的流程图。图6是例示根据本专利技术实施例的第二视频处理系统的示意图。图7是例示根据本专利技术实施例的使用环形缓存器所实现的显示缓存器的示意图。图8是例示根据本专利技术实施例的显示控制方法的流程图。图9是例示根据本专利技术实施例的第三视频处理系统的示意图。图10是例示根据本专利技术实施例的使用环形缓存器所实现的数据缓存器的示意图。图11是例示根据本专利技术实施例的控制数据缓存器的写操作的方法的流程图。图12是例示根据本专利技术实施例的控制数据缓存器的读操作的方法的流程图。图13是例示根据本专利技术实施例的帧基地址切换电路的示意图。图14是例示根据本专利技术实施例的显示设备所显示的视频帧的示意图。具体实施方式本说明书及权利要求书通篇中所用的某些用语指代特定部件。如所属领域的技术人员可以理解的是，电子设备制造商可利用不同名称来指代同一个部件。本文并非以名称来区分部件，而是以功能来区分部件。在以下说明书及权利要求书中，用语“包括”是开放式的限定词语，因此其应被解释为意指“包括但不限于…”。另外，用语“耦合”旨在意指间接电连接或直接电连接。因此，当一个装置耦合到另一装置时，则这种连接可以是直接电连接或通过其他装置及连接部而实现的间接电连接。图1是根据本专利技术实施例的视频接收系统的结构示意图。视频接收系统120通过通信链路110与视频发送系统100进行通信。举例但不限于，该视频发送系统100和视频接收系统120可以应用于超低延时应用，如虚拟现实(virtualreality，VR)应用。在本实施例中，视频接收系统120包括接收(receiving，RX)电路112，存储设备124、音频/视频解多路复用电路(用“A/VDEMUX”表示)126、视频解码器(用“VDEC”表示)128、显示引擎130和显示控制电路132。存储设备124包括数据缓存器134、比特流缓存器136、显示缓存器138和参考帧缓存器139。视频发送系统100用作视频记录系统，其用于编码由一个或多个视频源(未示出)所提供的视频帧，然后通过通信链路110将编码的视频数据发送给视频接收系统120。视频接收系统120用作视频播放系统，其用于接收来自于通信链路110的编码的视频帧数据，然后解码编码的视频帧数据，以生成重构视频帧至显示设备140，进而用于视频播放。例如，显示设备140可以是VR头盔的显示屏。此外，通信链路110可以由有线通信链路或者无线通信链路来实现。接收电路122接收来自通信链路110的数据包，并解压该数据包，以将该数据包的有效载荷数据写入到数据缓存器134。该数据包的有效载荷数据包括编码视频数据、编码音频数据和其他用户定义的数据。音频/视频解多路复用电路126从数据缓存器134获取输入数据，并对获取的输入数据执行音频/视频解多路复用操作，其中获取的输入数据包括由接收电路122所接收的至少一个数据包的有效载荷数据。由于音频/视频解多路复用，分离出视频比特流和音频比特流，并分别将其转发至比特流缓存器136和音频数据路径133。换句话说，音频/视频解多路复用电路126对获取的输入数据执行音频/视频解多路复用操作，从而将视频比特流的数据写入到比特流缓存器136内，并将音频比特流的数据提供给音频数据路径133。音频数据路径133解码音频比特流以获得用于音频播放的音频数据。关于视频处理和播放，视频解码器128从比特流缓存器136获取视频比特流的数据，并对获取的视频比特流的数据执行视频解码操作，以将重构视频帧的像素数据写入到显示缓存器138内。可以使用帧内预测模式或者帧间预测模式来编码视频帧内的编码块。当使用帧间预测模式编码当前视频帧内的编码块时，在参考帧内查找到预测块，该预测块用于重构该当前视频帧的编码块，该参考帧是一个之前重构的视频帧，并存储在参考帧缓存器139内。因此，还将由视频解码器128解码前一视频帧而生成的重构视频帧存储在参考帧缓存器139内，从而作为用于解码当前视频帧的参考帧。显示引擎130是由显示控制电路132控制的驱动电路。显示引擎130从显示缓存器138获取重构视频帧的像素数据，并根据所获取的重构视频帧的像素数本文档来自技高网...

【技术保护点】
1.一种视频处理系统，包括：存储设备，包括：比特流缓存器，其中所述比特流缓存器为环形缓存器；音频/视频解多路复用电路，用于接收输入数据，并对所述输入数据执行音频/视频解多路复用操作以将视频比特流的数据写入到所述环形缓存器内；以及视频解码器，用于从所述环形缓存器中获取所述视频比特流的数据，并对所述获取的所述视频比特流的数据执行视频解码操作。

【技术特征摘要】
2017.07.11 US 15/646,0951.一种视频处理系统，包括：存储设备，包括：比特流缓存器，其中所述比特流缓存器为环形缓存器；音频/视频解多路复用电路，用于接收输入数据，并对所述输入数据执行音频/视频解多路复用操作以将视频比特流的数据写入到所述环形缓存器内；以及视频解码器，用于从所述环形缓存器中获取所述视频比特流的数据，并对所述获取的所述视频比特流的数据执行视频解码操作。2.如权利要求1中所述的视频处理系统，其特征在于，所述音频/视频解多路复用电路进一步用于更新写指针至所述视频解码器，其中所述写指针表示所述音频/视频解多路复用电路将所述视频比特流的数据写入到所述环形缓存器的当前写地址；所述视频解码器包括：读控制器，用于比较所述写指针与读指针，并在所述读指针追上所述写指针时，停止从所述环形缓存器中获取所述视频比特流的数据，其中所述读指针表示所述视频解码器从所述环形缓存器中获取所述视频比特流的数据的当前读地址。3.如权利要求2中所述的视频处理系统，其特征在于，直到所述音频/视频解多路复用电路更新所述写指针为新的值，所述读控制器才恢复从所述环形缓存器中获取所述视频比特流的数据。4.如权利要求1中所述的视频处理系统，其特征在于，所述视频解码器进一步用于更新读指针至所述音频/视频解多路复用电路，其中所述读指针表示所述视频解码器从所述环形缓存器中获取所述视频比特流的数据的当前读地址；所述音频/视频解多路复用电路包括：写控制器，用于比较所述读指针与写指针，并在所述写指针与所述读指针之间的差达到阈值时，停止将所述视频比特流的数据写入到所述环形缓存器，其中所述写指针表示所述音频/视频解多路复用电路将所述视频比特流的数据写入到所述环形缓存器的当前写地址。5.如权利要求4中所述的视频处理系统，其特征在于，当所述写指针落后于所述读指针所述阈值时，所述写控制器停止将所述视频比特流的数据写入到所述环形缓存器内，其中，所述阈值等于所述写指针的单元递增量。6.如权利要求4中所述的视频处理系统，其特征在于，直到所述视频解码器更新所述读指针为新的值，所述写控制器才恢复将所述视频比特流的数据写入到所述环形缓存器内。7.一种视频处理系统，包括：存储设备，包括：显示缓存器，其中所述显示缓存器为环形缓存器；视频解码器，用于对视频比特流的数据执行视频解码操作，以将重构视频帧的像素数据写入所述环形缓存器内；以及显示引擎，用于从所述环形缓存器中获取所述重构视频帧的像素数据，并根据所述获取的所述重构视频帧的所述像素数据驱动显示设备。8.如权利要求7中所述的视频处理系统，其特征在于，所述视频解码器包括第一计数器，所述第一计数器用于维护表示所述视频解码器所重构的像素线的数量的第一计数值；所述显示引擎包括第二计数器，所述第二计数器用于维护表示通过所示显示引擎显示在所述显示设备上的像素线的数量的第二计数值；其中所述视频处理器系统还包括：显示控制电路，用于接收来自所述视频解码器的所述第一计数值，接收来自所述显示引擎的所述第二计数值，并参考所述第一计数值和所述第二计数值以控制所述显示引擎。9.如权利要求...

【专利技术属性】
技术研发人员：吴明隆，郑佳韵，张永昌，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71