半导体存储装置的制作方法制造方法及图纸

本发明专利技术公开一种半导体存储装置的制作方法，其包括下列步骤。提供半导体基底，半导体基底上定义有存储单元区以及周围区。在半导体基底上形成介电层，在存储单元区形成第一沟槽贯穿介电层，且于周围区形成第二沟槽贯穿介电层。形成金属导电层填入第一沟槽与第二沟槽，用以于第一沟槽中形成位线金属结构且于第二沟槽中形成第一金属栅极结构。本发明专利技术利用取代金属栅极制作工艺来形成位线金属结构，由此达到降低位线电阻抗的效果。

【技术实现步骤摘要】
半导体存储装置的制作方法
本专利技术涉及一种半导体存储装置的制作方法，尤指一种具有位线金属结构的半导体存储装置的制作方法。
技术介绍
动态随机存取存储器(dynamicrandomaccessmemory，以下简称为DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memorycell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化半导体(metaloxidesemiconductor，MOS)晶体管与一电容(capacitor)串联组成。因应产品需求，阵列区中的存储单元密度需持续提升，而阵列区旁的周围区内的元件尺寸也需搭配微缩，因此，如何在元件尺寸微缩的状况下提升存储单元与周围区元件的元件操作表现一直是相关业界持续努力的目标。
技术实现思路
本专利技术提供了一种半导体存储装置的制作方法，利用取代金属栅极制作工艺来一并形成周围区元件中的金属栅极结构以及存储单元区中的位线金属结构，由此达到提升周围区元件的操作表现以及降低位线电阻抗的效果。本专利技术的一实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，提供一半导体基底。半导体基底上定义有一存储单元区以及一周围区。在半导体基底上形成一介电层。在存储单元区形成一第一沟槽，第一沟槽贯穿介电层。在周围区形成一第二沟槽，第二沟槽贯穿介电层。形成一金属导电层填入第一沟槽与第二沟槽，用以于第一沟槽中形成一位线金属结构且于第二沟槽中形成一第一金属栅极结构。附图说明图1至图7为本专利技术第一实施例的半导体存储装置的制作方法示意图，其中图2为图1之后的状况示意图；图3为图2之后的状况示意图；图4为图3之后的状况示意图；图5为图4之后的状况示意图；图6为图5之后的状况示意图；图7为图6之后的状况示意图。图8与图9为本专利技术第二实施例的半导体存储装置的制作方法示意图，其中图9为图8之后的状况示意图。图10至图13为本专利技术第三实施例的半导体存储装置的制作方法示意图，其中图11为图10之后的状况示意图；图12为图11之后的状况示意图；图13为图12之后的状况示意图。主要元件符号说明10半导体基底10A主动区(有源区)11介面层12浅沟槽隔离21字符线22字符线盖层23绝缘层24保护层31材料层31A虚置位线31B虚置栅极32间隙壁33源极/漏极区34介电层41栅极介电层42第一阻障层43第一功函数层44第二功函数层50金属导电层50A位线金属结构50B第一金属栅极结构50C第二金属栅极结构51第二阻障层101-103半导体存储装置CS接触结构R1存储单元区R2周围区TR1第一沟槽TR2第二沟槽TR3第三沟槽V接触开孔Z垂直方向具体实施方式请参阅图1至图7。图1至图7所绘示为本专利技术第一实施例的半导体存储装置的制作方法示意图。本实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，如图1与图2所示，提供一半导体基底10，半导体基底10上可定义有一存储单元区R1以及一周围区R2。存储单元区R1中可用以形成多个存储单元(memorycell)，而周围区R2中可用以形成存储单元以外的其他元件，例如控制字符线或/及位线信号传递的晶体管，但并不以此为限。半导体基底10可包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，SOI)基底，但不以此为限。在一些实施例中，半导体基底10中可形成有浅沟槽隔离12，位于存储单元区R1中的浅沟槽隔离12可用以于半导体基底10中定义出主动区10A，位于周围区R2中的浅沟槽隔离12可用以隔离相邻的晶体管，而部分的浅沟槽隔离12也可位于存储单元区R1与周围区R2的交界处，但并不以此为限。此外，在浅沟槽隔离12形成之前，可于半导体基底10上形成一介面层11，但并不以此为限。此外，半导体基底10的存储单元区R1中可形成多条字符线(wordline)21，而本实施例的字符线21可为埋入式字符线(buriedwordline)，但并不以此为限。字符线21可利用以埋入方式形成于半导体基底10中，而字符线21上可形成有一字符线盖层22覆盖字符线21。在一些实施例中，也可视需要形成其他型式的字符线结构。此外，字符线21可包括导电材料例如铝(Al)、钨(W)、铜(Cu)或钛铝合金(TiAl)以及字符线介电层例如氧化硅，而字符线盖层22可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。如图1与图2所示，半导体基底10可上形成有一介电层34，存储单元区R1中可形成有一第一沟槽TR1，而周围区R2中可形成有一第二沟槽TR2。第一沟槽TR1与第二沟槽TR2分别贯穿介电层34。进一步说明，第一沟槽TR1与第二沟槽TR2的形成方法可包括但并不限于下列步骤。首先，在形成介电层34之前，在半导体基底10的存储单元区R1上形成一虚置位线31A，并于半导体基底10的周围区R2上形成多个虚置栅极31B。虚置位线31A与虚置栅极31B可利用对一材料层31进行图案化后而一并形成，而材料层31可包括硅层例如多晶硅、非晶硅或其他适合的含硅材料层，但并不以此为限。在一些实施例中，在形成介电层34之前，可于虚置位线31A与虚置栅极31B的侧壁上形成间隙壁32，并通过间隙壁32于半导体基底10中形成多个源极/漏极区33。之后，再形成介电层34覆盖虚置位线31A、虚置栅极31B以及半导体基底10，并可通过一平坦化制作工艺例如化学机械研磨(chemicalmechanicalpolishing，CMP)制作工艺移除于一垂直方向Z上位于虚置位线31A与虚置栅极31B上的介电层34。垂直方向Z可被视为半导体基底10的厚度方向，但并不以此为限。在一些实施例中，虚置位线31A与虚置栅极31B也可还包括一盖层(未绘示)位于材料层31，而上述的平坦化制作工艺也可用以将此盖层移除而暴露出材料层31，但并不以此为限。接着，将虚置位线31A与虚置栅极31B移除，于虚置位线31A的所在位置可形成第一沟槽TR1，而于其中一个虚置栅极31B的所在位置可形成第二沟槽TR2。此外，在一些实施例中，可视需要于周围区R2形成一第三沟槽TR3，第三沟槽TR3贯穿介电层34，而第三沟槽TR3的形成方法可与第二沟槽TR2相同，但并不以此为限。换句话说，第三沟槽TR3可通过移除多个虚置栅极31B的其中的一个而形成，而第二沟槽TR2与第三沟槽TR3两侧的半导体基底10中可形成有源极/漏极区33，但并不以此为限。接着，如图3至图7所示，形成一金属导电层50填入第一沟槽TR1与第二沟槽TR2，用以于第一沟槽TR1中形成一位线金属结构50A且于第二沟槽TR2中形成一第一金属栅极结构50B。金属导电层50可包括一低电阻金属材料例如铝(Al)、钨(W)、铜(Cu)、钛铝合金(TiAl)或其他适合的低电阻金属导电材料。上述的制作方法可被视为一种取代金属栅极(replacementmetalgate，RMG)制作工艺，而存储单元区R1的位线金属结构50A与周围区R2的金属栅极结构一并由此取代金属栅极制作工艺所形成，故可达到降低位线电阻抗、提升周围区R2的元件的操作表现以及制作工艺整合的效果。在一些实施例中，可于存储单元区R1中形成一接触开孔本文档来自技高网...

【技术保护点】
1.一种半导体存储装置的制作方法，包括：提供一半导体基底，该半导体基底上定义有一存储单元区以及一周围区；在该半导体基底上形成一介电层；在该存储单元区形成一第一沟槽，该第一沟槽贯穿该介电层；在该周围区形成一第二沟槽，该第二沟槽贯穿该介电层；以及形成一金属导电层填入该第一沟槽与该第二沟槽，用以于该第一沟槽中形成一位线金属结构且于该第二沟槽中形成一第一金属栅极结构。

【技术特征摘要】
1.一种半导体存储装置的制作方法，包括：提供一半导体基底，该半导体基底上定义有一存储单元区以及一周围区；在该半导体基底上形成一介电层；在该存储单元区形成一第一沟槽，该第一沟槽贯穿该介电层；在该周围区形成一第二沟槽，该第二沟槽贯穿该介电层；以及形成一金属导电层填入该第一沟槽与该第二沟槽，用以于该第一沟槽中形成一位线金属结构且于该第二沟槽中形成一第一金属栅极结构。2.如权利要求1所述的半导体存储装置的制作方法，其中形成该第一沟槽与该第二沟槽的方法包括：在形成该介电层之前，在该半导体基底的该存储单元区上形成一虚置位线，并于该半导体基底的该周围区上形成一虚置栅极；以及在形成该介电层之后，将该虚置位线移除而形成该第一沟槽，并将该虚置栅极移除而形成该第二沟槽。3.如权利要求1所述的半导体存储装置的制作方法，还包括：在该金属导电层形成之前，在该半导体基底上形成一第一阻障层，其中该第一阻障层部分形成于该第一沟槽中且部分形成于该第二沟槽中；以及在该金属导电层形成之前，移除位于该第一沟槽中的该第一阻障层。4.如权利要求3所述的半导体存储装置的制作方法，还包括：在该金属导电层形成之前，在该第一阻障层上形成一第一功函数层，其中该第一功函数层部分形成于该第一沟槽中且部分形成于该第二沟槽中；以及在该金属导电层形成之前，移除位于该第一沟槽中的该第一功函数层。5.如权利要求4所述的半导体存储装置的制作方法，还包括：在该周围区形成一第三沟槽，该第三沟槽贯穿该介电层，其中该金属导电层还填入该第三沟槽，用以于该第三沟槽中形成一第二金属栅极结构。6.如权利要求5所述的半导体存储装置的制作方法，其中该第一阻障层与该第一功函数层还部分形成于该第三沟槽中，且该半导体存储装置的该制作方法还包括：在该金属导电层形成之前，移除位于该第三沟槽中的该第一功函数层。7.如权利要求6所述的半导体存储装置的制作方法，还包括：在该金属导电层形成之前以及移除位于该第三沟槽中的该第一功函数层之后，在该半导体基底上形成一第二功函数层，其中该第二功函数层部分形成于该第一沟槽、该第二沟槽以及该第三沟槽中；以及在该金属导电层形成之前，移除位于该第一沟槽中...

【专利技术属性】
技术研发人员：冯立伟，童宇诚，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71